小像元10μm中心距紅外焦平面讀出電路設(shè)計(jì)

吳圣娟，姚立斌，李東升，姬玉龍，楊春麗，李紅福，羅 敏，李 敏，許睿涵

（昆明物理研究所，云南 昆明 650223）

0 引言

紅外探測(cè)器有廣泛的應(yīng)用前景，從軍事角度來(lái)說(shuō)，紅外探測(cè)技術(shù)應(yīng)用于偵察、監(jiān)視、精確制導(dǎo)、搜索跟蹤系統(tǒng)和光電對(duì)抗等領(lǐng)域，從民用角度來(lái)說(shuō)，紅外探測(cè)技術(shù)應(yīng)用于安全生產(chǎn)、安防、消防等領(lǐng)域。這些領(lǐng)域的需求，促進(jìn)了紅外探測(cè)技術(shù)的不斷發(fā)展[1-6]。小像元紅外探測(cè)器推動(dòng)先進(jìn)技術(shù)，各個(gè)紅外探測(cè)器廠商都在加緊高質(zhì)量小像元探測(cè)器的研制工作[7-11]。小像元紅外探測(cè)器組件具有如下優(yōu)勢(shì)：因其空間分辨率高，因此有著較好的圖像成像質(zhì)量以及系統(tǒng)識(shí)別能力；隨著HgCdTe 芯片尺寸減小，可以降低組件的體積和重量，有助于紅外探測(cè)器在整機(jī)上的應(yīng)用[12-13]；根據(jù)約翰遜判據(jù)（Johnson Criterion），陣列規(guī)模變大有助于提高目標(biāo)探測(cè)器的可信度[14-15]。

在紅外焦平面探測(cè)器的廣泛應(yīng)用背景下，讀出電路技術(shù)得以不斷發(fā)展，隨著集成電路工藝水平的提高為更高性能讀出電路的實(shí)現(xiàn)提供了可能。目前讀出電路的研制方向如下：1）大面陣小像元。隨著第三代紅外探測(cè)技術(shù)的發(fā)展，焦平面的面陣規(guī)模越來(lái)越大，而單元面積越來(lái)越小，在此背景下增加了大面陣小像元讀出電路的需求。2）雙色及多色工作。由于紅外系統(tǒng)應(yīng)用的需求，雙色及多色紅外焦平面快速發(fā)展，未來(lái)多色紅外焦平面讀出電路也一定會(huì)有廣闊的發(fā)展前景。3）數(shù)字化讀出電路。數(shù)字化讀出電路將ADC 芯片集成到讀出電路中，讀出電路直接輸出數(shù)字信號(hào)，極大地方便了后續(xù)成像工作。

國(guó)外廠商近年來(lái)報(bào)道的大面陣、小像元ROIC 的研制進(jìn)展如下：法國(guó)Sofradir 公司報(bào)道了大面陣、小像元讀出電路，陣列規(guī)格1280×720，像元中心距為10 μm，應(yīng)用波段為中波[16-20]；美國(guó)雷神（Raytheon）公司報(bào)道了3 款大面陣的讀出電路，陣列規(guī)格2 k×2 k，像元中心距分別為25 μm、20 μm 和15 μm，應(yīng)用波段為短波和中波[21]；美國(guó)TIS 公司報(bào)道了大面陣、小像元讀出電路，陣列規(guī)格4 k×4 k，像元間距10 μm 和15 μm，卷簾曝光模式，應(yīng)用波段為短波[22-24]。其中，Sofradir 公司研制的1280×720 的讀出電路具體指標(biāo)如表1所示。

表1 法國(guó)Sofradir 公司推出的Daphnis 產(chǎn)品信息Table 1 Daphnis product information by Sofradir

本文設(shè)計(jì)了一款大面陣、小像元讀出電路，陣列規(guī)格1024×768，像元中心距10 μm，讀出電路適配碲鎘汞（MCT）中波紅外焦平面探測(cè)器，組件工作溫度77 K。電路設(shè)計(jì)兩檔增益，具備IWR（integration while reading）/ITR（integration then reading）功能。本文重點(diǎn)分析了小像元在比較小的保持電容情況下，電路抗干擾能力；重點(diǎn)分析了器件測(cè)試過(guò)程中產(chǎn)生的盲元拖尾的現(xiàn)象，并針對(duì)拖尾現(xiàn)象給出了解決方案。

1 總體設(shè)計(jì)

1.1 讀出電路總體框架設(shè)計(jì)

讀出電路系統(tǒng)框架如圖1所示，像元陣列、列級(jí)電路以及輸出接口電路構(gòu)成信號(hào)模擬通路。數(shù)字電路包括控制波形產(chǎn)生電路、行列譯碼電路。偏壓模塊產(chǎn)生模擬偏壓，為列放大器以及輸出放大器提供偏置。

圖1 讀出電路結(jié)構(gòu)示意圖Fig.1 Schematic diagram of readout circuit structure

1.2 信號(hào)模擬鏈路設(shè)計(jì)

我們?cè)O(shè)計(jì)的小像元10 μm 間距1024×768 讀出電路適配中波探測(cè)器，因此像元電路輸入級(jí)選擇直接注入DI（direct injection）結(jié)構(gòu)。

信號(hào)模擬鏈路原理圖如圖2所示，Gpol 管與探測(cè)器相連，通過(guò)調(diào)節(jié)Gpol 電壓調(diào)節(jié)探測(cè)器偏置。antiblm 管是抗暈管，當(dāng)電容電壓降低到一定值后，抗暈管開(kāi)啟，此時(shí)電流是由電源VDD 提供，電容上的電壓將保持不變。test 管是測(cè)試管，只用來(lái)驗(yàn)證讀出電路性能，在正式杜瓦封裝應(yīng)用中，測(cè)試管是關(guān)斷狀態(tài)。信號(hào)經(jīng)過(guò)列和輸出放大器時(shí)，電壓為1:1 傳輸。如圖3為IWR模式像元開(kāi)關(guān)時(shí)序圖，在上一幀讀出結(jié)束后，先將保持電容C上開(kāi)關(guān)復(fù)位，并通過(guò)IWR 開(kāi)關(guān)將當(dāng)前幀的積分信息存到保持電容上。圖4為ITR 模式像元開(kāi)關(guān)時(shí)序圖，可以看到，積分前電容復(fù)位開(kāi)關(guān)與Gpol 開(kāi)關(guān)有較長(zhǎng)時(shí)間同時(shí)開(kāi)啟的狀態(tài)，這個(gè)時(shí)間進(jìn)行光電二極管的復(fù)位。

圖2 模擬鏈路設(shè)計(jì)原理圖Fig.2 Schematic diagram of analog design

圖3 IWR 模式像元開(kāi)關(guān)時(shí)序圖Fig.3 Sequence diagram of IWR mode pixel switch

圖4 ITR 模式像元開(kāi)關(guān)時(shí)序圖Fig.4 Sequence diagram of ITR mode pixel switch

1.3 讀出電路主要性能參數(shù)

讀出電路像元陣列1024×768，像元中心距10 μm，讀出模式為IWR/ITR 模式，ITR 模式下增益有兩檔可調(diào)，電荷滿阱容量為4.3Me-和1.6Me-。具體參數(shù)如表2所示。

表2 讀出電路主要性能參數(shù)Table 2 Main performance parameters of readout circuit

2 像元電路抗干擾能力設(shè)計(jì)

電路像元中心距為10 μm，讀出電路提供IWR模式，保證在積分時(shí)間較長(zhǎng)的情況下，讀出時(shí)間不占用幀頻。由于面積限制，并且為了保證IWR 模式下的擺幅，保持電容C要做小，此時(shí)電容上的電壓容易受到開(kāi)關(guān)電荷注入、信號(hào)跳變的影響，抗干擾能力弱，在以下兩方面應(yīng)注意：

①溝道電荷注入效應(yīng)對(duì)保持電容的影響；

②列放大器工作時(shí)，列總線電壓的變化對(duì)保持電容的影響。

以下用定性及定量的方法分析以上兩種干擾的影響，最后通過(guò)列表定量表征上述影響，并指導(dǎo)抗干擾能力因素和其他指標(biāo)例如擺幅等的折中設(shè)計(jì)，以達(dá)到滿意設(shè)計(jì)輸出。

2.1 電荷注入效應(yīng)的影響

從圖5可以看出，當(dāng)Rst2 開(kāi)關(guān)斷開(kāi)時(shí)，電荷從M1 溝道隨機(jī)進(jìn)入保持電容C上；當(dāng)IWR 開(kāi)關(guān)斷開(kāi)時(shí)，M2 與M3 溝道內(nèi)電荷隨機(jī)存入保持電容C上，引起保持電容電壓變化。

圖5 保持電容與開(kāi)關(guān)連接圖Fig.5 Connection diagram of holding capacitor and switch

溝道電荷計(jì)算公式如(1)式所示：

式中：W與L為開(kāi)關(guān)的寬和長(zhǎng)；Cox為單位面積柵氧層電容；VGS為開(kāi)關(guān)的柵源電壓；VTH為閾值電壓；C為保持電容。

在計(jì)算溝道效應(yīng)前，將電路模型進(jìn)行簡(jiǎn)化：

1）只考慮溝道電荷都注入保持電容上。根據(jù)模擬集成電路書(shū)[25]上的推論，溝道電荷注入的分配是比較復(fù)雜的過(guò)程，沒(méi)有實(shí)際可用的預(yù)測(cè)經(jīng)驗(yàn)，所以先以最壞的情況分析，即所有的溝道電荷都進(jìn)入保持電容。

2）只考慮零光電流注入條件。M1 與M2 管都是PMOS，溝道電荷極性相同，電荷注入后電壓疊加，而M3 是NMOS，電荷極性相反，電荷注入電壓相反。定性分析時(shí)，只考慮最壞情況，即只考慮零光電流注入條件下，IWR 開(kāi)關(guān)的溝道電荷注入。

下面計(jì)算溝道電荷注入，當(dāng)電路工作條件如下：

式中：W/L為開(kāi)關(guān)M1、M2 和M3 管寬長(zhǎng)比；Cox為單位面積的柵氧電容；VGS為MOS 管柵源電壓；VTH為MOS 管閾值電壓。

將上述條件代入(1)得：

為方便比較，利用(2)式，將不同保持電容下引起的保持電容電壓變化列表如表3所示，通過(guò)表3分析溝道電荷注入效應(yīng)的影響。

表3是通過(guò)簡(jiǎn)單公式按照最壞可能計(jì)算出來(lái)的。從表3可以看出，小的保持電容對(duì)于溝道注入效應(yīng)比較敏感，10 fF 電容下，溝道注入引起電壓變化為0.6 V。

表3 溝道電荷注入效應(yīng)引起的電壓變化Table 3 Voltage change caused by channel charge injection effect

由于IWR 開(kāi)關(guān)上的溝道電荷與像元電壓有關(guān)，即與光注入有關(guān)，實(shí)際上每個(gè)像元的溝道電荷注入情況會(huì)不同，所以在小的保持電容下可能會(huì)引起成像后亮點(diǎn)和暗點(diǎn)的電荷注入效果不同。為了減小溝道電荷注入效應(yīng)，應(yīng)該將復(fù)位開(kāi)關(guān)設(shè)計(jì)最小尺寸，盡量增加保持電容值。

2.2 列總線的影響

有兩根長(zhǎng)的信號(hào)導(dǎo)線從像元引出，如圖6所示，接到列放大器，如所示的列總線A 和列總線B，768行共用一個(gè)列放大器，換行時(shí)，列放大器會(huì)根據(jù)像元電壓的不同來(lái)調(diào)整列總線A 和列總線B 上的電壓。通過(guò)M1 管的柵源電容的饋通作用，M1 管會(huì)將列總線上的電壓變化引入到保持電容C上，引起像元電壓變化。

圖6 像元總線Fig.6 Pixel bus

下面通過(guò)行選開(kāi)關(guān)的位置不同，定性地分析列總線的影響，然后通過(guò)仿真給出定量結(jié)果。

2.2.1 定性分析

行選開(kāi)關(guān)的位置不同，列總線對(duì)保持電容的影響也不同，分兩種情況分析：行選開(kāi)關(guān)與M1 管漏極相連；行選開(kāi)關(guān)與M1 管源極相連。

1）行選開(kāi)關(guān)與M1 管漏極相連

這種連接方法對(duì)保持電容的影響相對(duì)較大。如圖7所示，行選開(kāi)關(guān)與列放大器輸入管漏級(jí)相連。這種情況下，總線電壓定性分析如下：

圖7 行選開(kāi)關(guān)位置1Fig.7 Location 1 of row selection switch

由于列放大器在換行時(shí)，VB總線可以有較大的變化，不考慮襯底偏置作用，最大變化可以為總的輸出擺幅，并且VB與M1 管的源級(jí)相連，因此對(duì)保持電容影響大。

列總線對(duì)保持電容影響可由式(3)估計(jì)：

式中：W1與L1為M1 管的寬和長(zhǎng)；Cox為單位面積柵氧層電容；?VB為總線B 的電壓變化。

2）行選開(kāi)關(guān)與M1 管源極相連

這種連接方式，總線對(duì)保持電容的影響相對(duì)較小。如圖8所示，行選開(kāi)關(guān)與列放大器輸入管漏極相連。在圖8情況下，總線VB仍有較大幅度的變化，不同的是，M1 管的源極電壓變化幅度小，只有VOD大小，通過(guò)式(4)估算列總線對(duì)保持電容影響：

圖8 行選開(kāi)關(guān)位置2Fig.8 Location 2 of row selection switch

由于VOD1遠(yuǎn)遠(yuǎn)小于?VB，因此?V′要遠(yuǎn)遠(yuǎn)小于式(3)中的?V。

2.2.2 定量分析

通過(guò)仿真定量分析。仿真原理圖如圖9所示。仿真條件：

圖9 列總線仿真原理圖Fig.9 Schematic diagram of column bus simulation

1）保持電容C初始電壓：VC1＝2 V，VC2＝3 V

2）(W/L)1＝(W/L)2＝2.8 μm/1.4 μm

3）Cox＝4.95 fF/μm2

仿真時(shí)序如圖10所示，初始狀態(tài)為pixel 1 電容復(fù)位至2 V，pixel 2 電容復(fù)位至3 V，開(kāi)關(guān)Row1打開(kāi)，Row2 關(guān)閉。T2 時(shí)刻，切換行選開(kāi)關(guān)，使Row2打開(kāi)，Row1 關(guān)閉。通過(guò)仿真觀察T2 時(shí)刻ΔV（pixel 2 保持電容跳變）的變化并記錄結(jié)果。仿真結(jié)果如表4所示，當(dāng)C＝100 fF 時(shí)，行選開(kāi)關(guān)連接至源極（?V′＝1.91 mV）比連接至漏極（?V＝165.81 mV）小約80 倍，因此從結(jié)果來(lái)看，行選開(kāi)關(guān)連接在源極時(shí)影響遠(yuǎn)遠(yuǎn)小于連接在漏極的情況。

圖10 饋通效應(yīng)仿真時(shí)序Fig.10 Feed through effect simulation timing

使用公式(3)計(jì)算開(kāi)關(guān)位置1 時(shí)理論值，例如，當(dāng)保持電容為100 fF，代入式(3)，計(jì)算如下式所示：

仿真結(jié)果如表4為166 mV，比較接近，可以證明在400 fF、800 fF 時(shí)，公式計(jì)算值與仿真結(jié)果都比較接近，但是隨著保持電容C的減小，很多小的寄生電容不能忽略，此時(shí)公式計(jì)算開(kāi)始有偏差，公式計(jì)算只能粗略得到數(shù)量級(jí)正確的結(jié)果，準(zhǔn)確結(jié)果需要仿真確認(rèn)。

表4 列放大器對(duì)保持電容影響Table 4 Effect of column amplifier on holding capacitance

行選開(kāi)關(guān)與M1 的源級(jí)相連，也有其折中考慮的地方。例如，頻域分析時(shí)，行選開(kāi)關(guān)工作在線性區(qū)，相當(dāng)于在源級(jí)增加一個(gè)電阻，電阻上的壓降會(huì)降低放大器的增益，而主極點(diǎn)是Rout×Vout不變，即帶寬不變，從而導(dǎo)致增益帶寬積降低，表現(xiàn)為仿真時(shí)放大器開(kāi)環(huán)增益交點(diǎn)向原點(diǎn)移動(dòng)的現(xiàn)象，此時(shí)放大器的相位裕度增加。但是由于增益帶寬積的降低，當(dāng)有階躍信號(hào)輸入時(shí)，放大器小信號(hào)響應(yīng)時(shí)間也會(huì)增加。一般列放大器的速度為1 行數(shù)據(jù)讀出的速率，60 kHz 左右，因此給放大器足夠的響應(yīng)時(shí)間，目前測(cè)試情況來(lái)看，沒(méi)有看出列放大器響應(yīng)時(shí)間引起的相關(guān)的問(wèn)題。

對(duì)于保持電容在20 fF 以下的電路，除了上述分析，還應(yīng)考慮保持電容在較長(zhǎng)讀出時(shí)間下的漏電問(wèn)題，這個(gè)數(shù)據(jù)很難通過(guò)仿真準(zhǔn)確得到，需要電路實(shí)際測(cè)試。

3 盲元拖尾及解決方法

3.1 拖尾現(xiàn)象分析

讀出電路通過(guò)倒裝焊工藝與碲鎘汞芯片連接，由制冷機(jī)降溫至77 K，進(jìn)行性能驗(yàn)證。

電路在測(cè)試時(shí)，灰度圖上出現(xiàn)亮盲元拖尾現(xiàn)象。如圖11(a)所示，當(dāng)測(cè)試條件為ITR 模式，探測(cè)器器件有一個(gè)不會(huì)開(kāi)啟的盲元，探測(cè)器其余像元飽和，則不開(kāi)啟的盲元后續(xù)元存在拖尾現(xiàn)象。測(cè)試在IWR 模式下，沒(méi)有盲元拖尾現(xiàn)象。

引起拖尾現(xiàn)象的原因：測(cè)試飽和值（0.8 V）超出輸出放大器可處理范圍，輸出放大器電流驅(qū)動(dòng)能力減小，不能及時(shí)響應(yīng)，引起拖尾。

當(dāng)抗暈管柵極電壓調(diào)高時(shí)，增加飽和電壓（調(diào)至1 V）亮盲元拖尾現(xiàn)象消失，如圖11(b)所示。由于IWR模式下的擺幅1.2～3 V，因此這個(gè)擺幅范圍內(nèi)放大器工作正常，不會(huì)有拖尾現(xiàn)象。

圖11 亮盲元拖尾現(xiàn)象Fig.11 Bright blind element tailing phenomenon

另外，從測(cè)試結(jié)果來(lái)看，拖尾不止一個(gè)通道，臨近通道也被干擾，說(shuō)明數(shù)據(jù)輸出通道OUT1-OUT8 之間存在串?dāng)_；當(dāng)某一通道電壓大擺幅下降后，臨近通道電壓被拉黑（電壓降低），而且隨之幾個(gè)輸出周期都不能恢復(fù)，產(chǎn)生拖尾現(xiàn)象。

通過(guò)示波器可以看出，示意圖如圖12所示，輸出放大器OUT1 從不開(kāi)啟的盲元電壓（輸出3 V），開(kāi)始快速地下降到飽和電壓值附近1 V 左右，然后很緩慢地降低到飽和電壓值，拖尾現(xiàn)象是在電壓緩慢降低時(shí)引起的。同時(shí)，被OUT1 串?dāng)_的其他通道也會(huì)下降，下降到飽和值以下，在緩慢上升過(guò)程中引起拖尾。圖12中虛線區(qū)域?yàn)橥衔矃^(qū)域，此時(shí)運(yùn)放處于接近截止的狀態(tài)，電流驅(qū)動(dòng)能力明顯降低，不能快速響應(yīng)變化，引起拖尾。

圖12 拖尾現(xiàn)象分析Fig.12 Analysis of tailing phenomenon

3.2 抗暈管柵壓設(shè)計(jì)

拖尾的原因是小于像元輸出擺幅與輸出運(yùn)放所允許的擺幅不匹配所造成的，為了使輸出放大器正常工作，并且不損失電路擺幅，設(shè)計(jì)應(yīng)該保證：

式中：V(min,out_amp)為輸出放大器允許的最小輸入；V(min,pixel)為像元最小輸出電壓。

如圖13所示，像元輸出最小電壓V(min,pixel)可以由抗暈管電壓控制，抗暈管導(dǎo)通后像元電壓為像元最小輸出電壓。設(shè)計(jì)目標(biāo)轉(zhuǎn)化為抗暈管柵極電壓VA的設(shè)計(jì)，如圖13所示，根據(jù)該圖可以得出下式：

圖13 抗暈管柵極電壓設(shè)計(jì)示意圖Fig.13 Schematic diagram of antiblooming voltage design

將(5)式代入(6)式得到：

式中：VGS2、VGS2、VOD3為M1、M2、M3 管的柵源電壓和過(guò)驅(qū)動(dòng)電壓；VA為設(shè)計(jì)目標(biāo)。

實(shí)際抗暈管電壓產(chǎn)生電路如圖14所示。M4 與M5 管交叉相連，M4 管的柵極接M5 管的漏級(jí)，M5管的柵極接M4 管的源級(jí)，VA為該模塊輸出電壓，根據(jù)圖14，可以得出式(8)：

圖14 抗暈管電壓產(chǎn)生電路Fig.14 Antiblooming voltage generation circuit

設(shè)計(jì)保證(8)式與設(shè)計(jì)目標(biāo)(7)式相等，設(shè)計(jì)思路如下：

1）VGS4＝VGS1。設(shè)計(jì)使M4 管尺寸與像元抗暈管M1 管相同，M4 電流約等于（或稍大于）光電流，例如設(shè)計(jì)為Is＝1 nA；

2）VGS5＝VGS2。M5 管處在飽和區(qū)，M5 管尺寸與M2 相同，電流為輸出放大器尾電流的一半，即電流值為Ia/2；

3）VDS6＝VOD3。M6 管工作在線性區(qū)，M5 工作在飽和區(qū)，通過(guò)計(jì)算確定M6 管的寬長(zhǎng)，使VDS6＝VOD3成立。

根據(jù)上述描述，通過(guò)細(xì)化圖各個(gè)MOS 管的尺寸，可以達(dá)到式(7)的設(shè)計(jì)目標(biāo)，使像元輸出電壓擺幅等于輸出放大器擺幅，以滿足輸出放大器的工作范圍，避免拖尾現(xiàn)象。

4 電路測(cè)試及成像

1）中測(cè)杜瓦電路測(cè)試

在中測(cè)杜瓦內(nèi)驗(yàn)證讀出電路屬于對(duì)電路的初步驗(yàn)證，電路驗(yàn)證包括IWR/ITR 時(shí)序、擺幅、功耗、輸出數(shù)據(jù)的帶寬、讀出數(shù)據(jù)轉(zhuǎn)化成灰度圖的驗(yàn)證等。讀出電路流片返回后，在中測(cè)杜瓦瓶?jī)?nèi)進(jìn)行測(cè)試驗(yàn)證，利用液氮降溫，通過(guò)讀出電路測(cè)試系統(tǒng)來(lái)驗(yàn)證讀出電路功能，像元注入由test 管完成，利用示波器波形來(lái)驗(yàn)證電路功能。通過(guò)實(shí)驗(yàn)驗(yàn)證，讀出電路驗(yàn)證結(jié)果符合預(yù)期，測(cè)試結(jié)果如表5所示。

表5 讀出電路測(cè)試結(jié)果Table 5 Read out circuit test result

2）探測(cè)器組件成像

探測(cè)器組件與圖像處理電路和光學(xué)鏡頭集成，成像圖15所示。

圖15 小像元探測(cè)器組件成像圖Fig.15 Imaging of small pixel detector assembly

5 結(jié)論

設(shè)計(jì)了一款小像元讀出電路，陣列1024×768，像元間距10 μm。輸入級(jí)采用直接注入結(jié)構(gòu)，2 檔增益可選，IWR/ITR 模式可選。實(shí)驗(yàn)表明：小像元條件下，設(shè)計(jì)ITR/IWR 模式可選，2 檔增益，讀出電路噪聲為0.2 mV，幀頻100 Hz，滿足了大面陣、小像元探測(cè)器應(yīng)用需求。本文重點(diǎn)分析了小電容的抗干擾能力、盲拖尾現(xiàn)象及改進(jìn)方法，讀出電路已經(jīng)應(yīng)用于中波1024×768 碲鎘汞焦平面探測(cè)器，具備實(shí)用化的能力。同時(shí)，通過(guò)實(shí)測(cè)數(shù)據(jù)，將來(lái)可能以該款讀出電路作為基礎(chǔ)，制造出更大面陣更小像元尺寸的MCT 焦平面探測(cè)器陣列，滿足小像元探測(cè)器的需求。