基于VHDL語言的電子系統(tǒng)設(shè)計研究

張 甜，張 帆

（陜西郵電職業(yè)技術(shù)學(xué)院，陜西 咸陽 712000）

數(shù)字系統(tǒng)的整機設(shè)計正逐漸呈高速、小體積、大容量和輕重量的技術(shù)標準化發(fā)展，而以往自上至下的現(xiàn)存集成芯片所組成的大規(guī)模組合電路設(shè)計模式，已無法滿足當(dāng)前技術(shù)應(yīng)用標準[1]。在PAL、GAL、CPLD等可編程器件基礎(chǔ)上提出的ASIC（專用集成電路）和FPGA（可編程門陣列），被廣泛應(yīng)用于專用集成電路(ASIC)領(lǐng)域。面向特定用戶的服務(wù)和批量種類需求較多時，能在較短時間內(nèi)完成生產(chǎn)設(shè)計[2]。在ASIC及FPGA設(shè)計中，能夠以電路系統(tǒng)行為及具體功能為依據(jù)，通過自上至下的設(shè)計描述，綜合優(yōu)化與驗證模擬生成元器件[3]。VHDL作為一種高級工業(yè)標準綜合描述類語言，可以將VHDL語言應(yīng)用于電子系統(tǒng)設(shè)計中，實現(xiàn)電子系統(tǒng)處理器及外界信號接收設(shè)備之間的信號獨立發(fā)送及接收，從而實現(xiàn)不同方向的數(shù)據(jù)傳送操作[4]。安全監(jiān)測平臺設(shè)計要保證高效率，且在節(jié)約能源的基礎(chǔ)上保護網(wǎng)絡(luò)通信，這樣能夠充分降低不必要的技術(shù)損失。

1 TOP-DOWN技術(shù)

TOP-DOWN技術(shù)在系統(tǒng)設(shè)計過程中，能夠基于概念、規(guī)則類驅(qū)動，在系統(tǒng)高層次設(shè)計的基礎(chǔ)上，完成設(shè)計驗證，包括電路及印刷版設(shè)計和底層ASIC版圖等內(nèi)容，這些都需要采用CAD技術(shù)手段實現(xiàn)系統(tǒng)電路的工藝、設(shè)計、測試一體化[5]。隨著EDA技術(shù)及VHDL語言的飛速發(fā)展，各類新型技術(shù)也在發(fā)展中不斷創(chuàng)新，基于TOP-DOWN的虛擬類原型技術(shù)設(shè)計，提供了有效的軟硬件系統(tǒng)協(xié)同開發(fā)技術(shù)手段[6]，常用功能模型設(shè)計有VME總線、DSPC40全功能、中斷控制模型等。元件存放于EDA庫內(nèi)，在對系統(tǒng)設(shè)計過程中還需要運用差異化方案實現(xiàn)差異化EDA配置，用于篩選并優(yōu)化方案。

2 VHDL語言技術(shù)

VHDL作為能夠?qū)崿F(xiàn)VHSIC加速研發(fā)的一種語言標準，主要包括VHDL及EDIF兩大標準[7]。VHDL作為描述性硬件語言，通常運用于大規(guī)模數(shù)字類硬件電路系統(tǒng)設(shè)計中，如今也逐漸發(fā)展成為電子系統(tǒng)設(shè)計中普遍應(yīng)用的工具型數(shù)字語言。VHDL語言擁有較豐富的語言描述功能，設(shè)計電路時能夠獲得非常抽象的描述，如PCB板級、芯片級、門級等，可以支持不同層次語言設(shè)計，所以TOP-DOWN全過程設(shè)計均需要運用同類型語言完成綜合模擬論證。

VHDL語言包括五部分，分別是實體號說明、構(gòu)造體、集合包、配置、庫，前面四類均為可編譯的源設(shè)計單元，庫單元設(shè)計包括功能單元設(shè)計、用戶設(shè)計和ASIC廠家元件設(shè)計[8]。

VHDL語言設(shè)計特點如下：1）語言功能強大，設(shè)計方式多樣；2）具有強大的硬件描述能力；3）具有很強的移植能力；4）設(shè)計描述與器件無關(guān)；5）易于共享和復(fù)用。

3 電子系統(tǒng)設(shè)計

電子程序信息化對于國家及社會經(jīng)濟發(fā)展及人民生活水平至關(guān)重要[9]。經(jīng)VHDL語言理論研究，在電子系統(tǒng)中應(yīng)用VHDL語言理論原理，能夠設(shè)計電子信息化系統(tǒng)[10]。運用VHDL語言設(shè)計電子系統(tǒng)流程如圖1所示。

圖1 電子系統(tǒng)VHDL語言計數(shù)流程圖

3.1 電子系統(tǒng)可編程邏輯芯片

對于日常生活中所運用的電子產(chǎn)品，確保芯片的正常運行至關(guān)重要，關(guān)鍵在于保證軟件芯片能夠即時解讀數(shù)據(jù)且實時存儲。相關(guān)芯片具有中斷功能，其中斷接口功能圖2所示。

圖2 中斷接口功能圖

3.2 電子系統(tǒng)配置時序設(shè)計

對于電子系統(tǒng)建設(shè)，計算機VHDL語言技術(shù)的易用性十分關(guān)鍵，其電子系統(tǒng)配置技術(shù)水平?jīng)Q定了能否幫助用戶高效率處理程序編輯。經(jīng)過對操作人員的可編程芯片數(shù)據(jù)庫進行實時更新，還可以自定義模塊，多數(shù)電子系統(tǒng)的開關(guān)配置，均能很大程度滿足相關(guān)工作人員的電子程序處理需求。在日常應(yīng)用中，其簡單易操作性可以更好地滿足電子信息技術(shù)的需求[11]。如今的普通文件傳輸存儲多數(shù)情況都選擇絕對加密，對電子信息安全性形成有力保證，從而快速推進電子信息系統(tǒng)的發(fā)展進程。

在電子系統(tǒng)信號來往過程中，擬定W表示模擬通信序列，r表示接收信號，靜態(tài)傳播信號的具體傳播可以通過以下計算公式表示：

式中，α表示步長；x(n)表示電子系統(tǒng)的信號；r*(n)表示r(n)誤差信號的共軛。結(jié)合以上能夠發(fā)現(xiàn)，r電子信號越長，產(chǎn)生的信道干擾越大，因此想要提高電子系統(tǒng)的運作效率，就應(yīng)當(dāng)降低對信號的干擾，并獲得最優(yōu)化的電子系統(tǒng)性能。

4 中斷控制器功能模塊實現(xiàn)

數(shù)字系統(tǒng)設(shè)計始終基于CPU為核心技術(shù)，與其他子系統(tǒng)相結(jié)合，涵蓋了部分組合類邏輯，能夠有效控制不同的接口[12-13]。通常一個大系統(tǒng)又能夠劃分為多個功能子系統(tǒng)，可以逐層分解這些子系統(tǒng)直至元件層。其控制器可以劃分為DMA控制器、總線、處理器與終端控制器、接口等組件，還能夠進一步拆分為功能系統(tǒng)模塊，且這些功能模塊還可以進一步細化，直至最終成功細化至元件層，并且在這個細化過程中還可以選用VHDL語言，對不同階段“實體號”與相應(yīng)的結(jié)構(gòu)定義進行說明，這樣就完成了功能模塊的全部設(shè)計。

以TOP-DOWN設(shè)計為例，設(shè)計中斷控制器主要具備以下功能：

1）可以記錄中斷線，并有效消除線上存在的不穩(wěn)定錯誤事件；

2）可以排定中斷優(yōu)先級；

3）能夠屏蔽具體的中斷能力，輸出不同的中斷編碼；

4）設(shè)置相應(yīng)的處理器接口、屏蔽位置接口等；

5）具備RESET信號接線，能夠應(yīng)用于控制器初始狀態(tài)的有效控制。

根據(jù)功能結(jié)構(gòu)圖可以編寫VHDL的實體號，代碼示例如下：

中斷寄存器能夠記錄中斷線的全部中斷信號，并且可以經(jīng)總線寫入或成功讀出全部中段寄存器存在的內(nèi)容。中段寄存器結(jié)構(gòu)圖如圖3所示。

圖3 中段寄存器結(jié)構(gòu)圖

Bufoe模塊作為VHDL庫內(nèi)存在的元件之一，在設(shè)計過程中可以將相應(yīng)接口映射至中段寄存器的結(jié)構(gòu)內(nèi)部接口中。Bufoe元件框圖如圖4所示。

圖4 Bufoe元件框圖

5 實驗論證分析

通過對傳統(tǒng)電子系統(tǒng)工作流程展開研究，與本次設(shè)計應(yīng)用的VHDL語言電子系統(tǒng)工作方法相結(jié)合，在實驗中分析電子系統(tǒng)的實際運行工作效率，對比所測量的頻率值，完成實驗取樣[14]。

通過分析能夠發(fā)現(xiàn)，運用VHDL語言設(shè)計電子系統(tǒng)，可以在接收信號頻率時有效降低誤差[15]。由于電子系統(tǒng)無論在接收還是傳播中，都存在不穩(wěn)定因素，因此用傳統(tǒng)的電子系統(tǒng)及VHDL語言設(shè)計的電子系統(tǒng)進行對比，對比實驗數(shù)據(jù)如圖5所示。

圖5 對比實驗數(shù)據(jù)

通過圖5可知，應(yīng)用VHDL技術(shù)的電子系統(tǒng)模型，能夠獲得更高的電子信號準確率和信號接收強度，證明了VHDL能夠運用于電子系統(tǒng)設(shè)計中，有效增強電子系統(tǒng)的功能性，可以在一定程度上提升電子系統(tǒng)信息化水平。

6 結(jié)束語

文中研究表明，通過運用VHDL語言能夠?qū)崿F(xiàn)系統(tǒng)硬件描述，其具有強大的語言結(jié)構(gòu)，可以描述十分復(fù)雜的硬件電路[16]。在電子程序信息化系統(tǒng)建設(shè)過程中，驗證了基于VHDL語言電子系統(tǒng)設(shè)計技術(shù)的可行性，不但易實現(xiàn)且安全性高。在監(jiān)測信號頻率數(shù)據(jù)對比中發(fā)現(xiàn)，VHDL應(yīng)用于電子系統(tǒng)設(shè)計中，能夠真正增強電子系統(tǒng)的功能性，實現(xiàn)電子系統(tǒng)性能的最優(yōu)化。