具有雙括號柵的XNOR神經(jīng)元突觸研究

孫曉彤，靳曉詩

（沈陽工業(yè)大學信息科學與工程學院，沈陽 110870）

1 引言

當今大多數(shù)信息處理工作是利用傳統(tǒng)的計算機軟件實現(xiàn)的，傳統(tǒng)的計算機軟件是存算分離體系，已日漸不適應(yīng)大數(shù)據(jù)信息時代存算一體的要求。在具有大規(guī)模并行、自適應(yīng)、自學習能力且能耗極低的人腦中，信息的存儲與運算并沒有明確的界限[1]。受到人腦工作特點的啟示，新型納米晶體管器件技術(shù)產(chǎn)生了，被應(yīng)用在計算機系統(tǒng)硬件方面，旨在實現(xiàn)對人腦中突觸及神經(jīng)元的模擬，構(gòu)建存算一體的計算機系統(tǒng)[2]。

與傳統(tǒng)的MOSFET 晶體管不同，肖特基勢壘場效應(yīng)晶體管用金屬代替了傳統(tǒng)的離子注入形成源漏區(qū)，載流子在源區(qū)與溝道之間的勢壘存在隧穿效應(yīng)[3]?；谛ぬ鼗鶆輭舅泶┬?yīng)的導通機制，在此提出一種新型場效應(yīng)晶體管。新器件增大金屬與體硅接觸面積，改變雙括號形柵極柵壓，源漏與體硅肖特基接觸形成隧穿電流作為正向?qū)娏鳎恢醒腚p柵可以有效抑制反向漏電流。利用這一雙柵極結(jié)構(gòu)的單個晶體管的漏電流大小可實現(xiàn)異或非門邏輯功能（XNOR），用作神經(jīng)元突觸器件[4]。新型晶體管減小了常規(guī)MOSFET 的短溝道效應(yīng)和源漏穿通問題，為MOS 器件繼續(xù)減小尺寸提供了可能[5]。其實現(xiàn)的高導通電流、小反向漏電流、低亞閾值擺幅和高集成度，應(yīng)用在二進制神經(jīng)網(wǎng)絡(luò)中，皆有益于建立規(guī)模較大的神經(jīng)網(wǎng)絡(luò)。

2 器件設(shè)計與工作原理

2.1 器件結(jié)構(gòu)及關(guān)鍵參數(shù)

新型晶體管具有雙括號形柵與雙柵共同控制的特征，在Silvaco TCAD 軟件的Devedit 模塊中生成的結(jié)構(gòu)示意圖以及關(guān)鍵參數(shù)標注如圖1 所示。圖中，晶體管源漏區(qū)與體硅接觸形成肖特基勢壘，兩側(cè)控制柵極（cgate）看似雙括號形，主要控制源漏區(qū)；中央控制雙柵電極（pgate）在上下兩個方向控制溝道。詳細的參數(shù)定義與取值如表1 所示。

圖1 雙括號柵與雙柵共同控制型FET 結(jié)構(gòu)示意圖

表1 參數(shù)數(shù)值

2.2 工作原理

雙括號柵與雙柵共同控制型場效應(yīng)晶體管是一種用金屬取代雜質(zhì)摻雜作為源漏區(qū)與半導體形成肖特基勢壘的器件[6]。新型晶體管的兩側(cè)控制柵（以CGs 表示）利用肖特基隧穿效應(yīng)作為正向?qū)娏鞯膶C制[7]；中央控制雙柵（用PGs 表示）利用傳統(tǒng)MOSFET 正向?qū)娏鞯膶C制，控制溝道內(nèi)載流子的流動，減小漏電流。PGs 與CGs 共同工作可實現(xiàn)XNOR 操作。

以N 型為例，CGs 為正向偏置，當PGs 為正向偏置，電子空穴對主要由源極的帶帶隧穿產(chǎn)生，在CGs 的柵控作用下，電子從源極流出并聚集在溝道的兩側(cè)，從源極流向漏極形成漏電流，器件處于導通狀態(tài)[8]；反之，PGs 為反向偏置，PGs 會阻止電子繼續(xù)流向漏極，漏電流減小，器件處于關(guān)斷狀態(tài)。CGs和PGs 可以作為XNOR 操作的兩個輸入，當兩個電極極性一致時，器件均處于導通狀態(tài)，相當于XNOR操作中的高電位；當兩個電極不一致時，器件處于關(guān)斷狀態(tài)，相當于XNOR 操作中的低電位。

在雙括號形控制柵和中央控制雙柵的共同控制下，新型晶體管實現(xiàn)XNOR 操作取決于這兩處柵壓VPG和VCG的極性，并以漏電流ID作為XNOR 操作結(jié)果輸出，具體工作情況如表2 所示。

表2 新型晶體管XNOR 運算實現(xiàn)過程

3 仿真與分析

對新器件結(jié)構(gòu)的模型仿真采用Silvaco TCAD半導體仿真軟件進行。仿真中使用到的模型包括：玻爾茲曼統(tǒng)計分布函數(shù)、俄歇復合模型、肖克基復合模型、能帶變窄模型以及帶-帶隧穿標準模型。

3.1 直流特性仿真

3.1.1 以柵壓為參數(shù)的轉(zhuǎn)移特性

在漏極外加固定電壓0.1 V，源極接地，分別以新型晶體管的兩個柵壓Vpg和Vcg作為參數(shù)，仿真得出對應(yīng)的Vcg-IDS及Vpg-IDS轉(zhuǎn)移特性曲線，如圖2 所示。在圖2(a)的情況下，模擬的是肖特基帶帶隧穿導通機制。可以看出，以N 型為例，參數(shù)Vpg的改變影響器件的反向漏電流。這說明當Vcg偏置對體硅溝道柵控作用一定時，Vpg電壓數(shù)值越大，源漏區(qū)與體硅之間的能帶彎曲就越大，對空穴形成的潛在勢壘就越高，從而有效抑制空穴從源極流向漏極。

圖2 以柵壓為參數(shù)的轉(zhuǎn)移特性仿真曲線

圖2(b)模擬的是通常的MOSFET 導通機制。可以看出，CGs 既要控制體硅溝道中載流子的傳輸，又要輔助PGs 抑制漏電流的大小，因此，Vcg數(shù)值越大，能帶彎曲幅度也越大，從而對體硅溝道中載流子流動的控制作用越大。

綜合來看，在保證PGs 和CGs 的電子盡可能多地從源極流向漏極的同時，還要通過勢壘高度有效地抑制空穴流向漏極，因此，PGs 和CGs 外偏置電壓同為0.8V（-0.8V）時效果最佳。

3.1.2 以氧化層厚度為參數(shù)的轉(zhuǎn)移特性

在漏極外加固定電壓0.1V 且源極接地，以新型晶體管的絕緣氧化層厚度tOX作為參數(shù)，在Vpg外加固定電壓0.8V 條件下，仿真得到Vcg-IDS轉(zhuǎn)移特性曲線以及器件結(jié)構(gòu)中U 形溝道水平部分的能帶圖，如圖3 所示。綜合觀察圖(a)和圖(b)可見，tOX增大，反向漏電流隨之增加。這是由于源漏區(qū)與體硅間的肖特基勢壘增高，抑制空穴從源極流向漏極。而另一方面，按圖1 所示，減小tOX則相當于將Vcg與Vpg的距離拉近，接近到一定程度（無限接近）時相當于新型晶體管具有一個環(huán)柵結(jié)構(gòu)，器件始終工作在導通狀態(tài)，此時新型晶體管失去了XNOR 邏輯門的功能。因此，tOX一定要控制在合適的取值范圍內(nèi)，例如，5nm 是一個比較合適的距離。

圖3 以tOX 為參數(shù)轉(zhuǎn)移特性及能帶圖仿真結(jié)果

3.2 XNOR 邏輯功能仿真

由圖1 的器件結(jié)構(gòu)平面圖、表2 的邏輯原理以及圖3 的仿真結(jié)果可知，新型晶體管通過Vcg和Vpg兩個控制柵極共同作用能夠?qū)崿F(xiàn)XNOR 邏輯功能，以兩個控制柵極分別作為XNOR 邏輯門的兩個輸入，漏電流IDS作為XNOR 邏輯的輸出。圖4 清晰地展示了在單個新型晶體管器件中的XNOR 操作的等高線圖。

圖4 以漏電流作為XNOR 輸出結(jié)果的等高線圖

由圖中可以看出，當Vpg和Vcg都為正向偏置和都為反向偏置時，即兩個柵的極性相同時，等高線圖中的漏電流IDS很大，區(qū)域顏色偏深，說明此時器件處于導通狀態(tài)，對應(yīng)于XNOR 操作中的高電位“1”輸出；當Vpg和Vcg一個為正向偏置，另一個為反向偏置，即兩個柵極性不同時，等高線圖中的漏電流IDS很小，區(qū)域顏色很淺，說明此時器件處于阻斷狀態(tài)，對應(yīng)于XNOR 操作中的低電位“0”輸出。這樣，通過兩個控制柵電極的兩種導通方式實現(xiàn)了漏電流的高導通和低導通，即實現(xiàn)了XNOR 邏輯門功能。

4 結(jié) 束 語

有著全新結(jié)構(gòu)設(shè)計的雙括號柵與雙柵共同控制型場效應(yīng)晶體管，在單個器件結(jié)構(gòu)中同時利用肖特基勢壘隧穿效應(yīng)和傳統(tǒng)MOSFET 導通機制，實現(xiàn)了XNOR 邏輯門功能。新型晶體管同時還有著更高的導通電流、更低的亞閾值擺幅、更小的漏電流和更高的集成度，可以作為一個突觸器件，在二進制神經(jīng)網(wǎng)絡(luò)技術(shù)的應(yīng)用中發(fā)揮作用，有廣闊的應(yīng)用前景。