交通監(jiān)控中圖像處理算法的硬件設(shè)計與研究

楊磊

摘要：該文通過現(xiàn)有交通監(jiān)控裝置分析對比，車流量的加劇帶來了很多急需解決的問題，發(fā)現(xiàn)目前要加強交通車況的有力監(jiān)督，對信息的收集，存儲，處理等方面要進行優(yōu)化。如何通過對龐大的車輛視頻圖像信息進行采集處理，存儲壓縮，信號判斷，關(guān)鍵特征提取等內(nèi)容進行改進，提出了更高的要求，該文設(shè)計了基于FPGA為核心處理器的交通監(jiān)控裝置，能夠有效克服現(xiàn)有技術(shù)所存在的對網(wǎng)絡(luò)寬帶要求較高，數(shù)據(jù)處理的負荷量大，尤其對圖像視頻的監(jiān)控處理能力不足的缺陷。

關(guān)鍵詞：交通監(jiān)控;FPGA;圖像處理

中圖分類號：TP273? ? ? ? 文獻標(biāo)識碼：A

文章編號：1009-3044（2021）16-0249-03

開放科學(xué)（資源服務(wù)）標(biāo)識碼（OSID）：

1 引言

隨著現(xiàn)代化生產(chǎn)的不斷進步，以及人民生活水平的不斷提高，在交通出行方面家家戶戶都配置了車輛，因此交通車況的維護，監(jiān)控等情況值得關(guān)注。圍繞這一問題需加強交通車輛的強有力監(jiān)督，對信息的收集，存儲，處理等方面帶來了很多急需解決的問題。如何通過對龐大的車輛視頻圖像信息進行采集處理，存儲壓縮，信號判斷，關(guān)鍵特征提取等內(nèi)容進行改進，提出了更高的要求。

但目前的交通監(jiān)控裝置及其相關(guān)的網(wǎng)絡(luò)配套已經(jīng)表現(xiàn)出處理能力不足，延時較重，存儲低下，無效數(shù)據(jù)增多等問題。因此為了解決以上相關(guān)問題，本文提出了新型的交通圖像處理硬件設(shè)計思路。

2交通圖像處理硬件設(shè)計

2.1 現(xiàn)有智能交通監(jiān)控裝置分析

通過查閱文獻，整合相關(guān)資料，得出現(xiàn)有的交通監(jiān)控系統(tǒng)主要模型是：包括智能監(jiān)控模塊和監(jiān)控裝置，其中智能監(jiān)控模塊又包含智能分析裝置和通信裝置，在監(jiān)控裝置中包括通過無線通信裝置用于智能分析裝置相連的指示通行模塊，適用于對路口車輛通行進行指示。在相關(guān)的監(jiān)控模塊中，用于在多路口車輛進行監(jiān)控。同時在下霧天，通過指示通行模塊能夠?qū)β房谲囕v進行監(jiān)控。 該監(jiān)控裝置同時還具有對交通道路上是否有車輛通行，同時在特定天氣環(huán)境中啟動語音播報模式提醒來往車輛注意安全等內(nèi)容。例如在部分道路有積雪等惡劣通行路況時進行提前預(yù)警，告知來向車輛。

但目前的交通監(jiān)控裝置對于視頻監(jiān)控圖像的處理能力不足。

2.2整體硬件設(shè)計

針對現(xiàn)有技術(shù)所存在的上述缺點，本文提供了交通監(jiān)控裝置，能夠有效克服現(xiàn)有技術(shù)所存在的對網(wǎng)絡(luò)寬帶要求較高，數(shù)據(jù)處理的負荷量大，且對圖像視頻的監(jiān)控處理能力不足的缺陷。

為了實現(xiàn)上述目的，本文通過以下技術(shù)方案予以實現(xiàn)：交通監(jiān)控裝置，包括用于接收圖像信息采集數(shù)據(jù)并進行數(shù)據(jù)處理的圖像數(shù)據(jù)處理模塊，與圖像數(shù)據(jù)處理模塊相連的用于采集圖像信息數(shù)據(jù)的圖像數(shù)據(jù)采集模塊，與圖像數(shù)據(jù)處理模塊相連的用于進行圖像信息處理數(shù)據(jù)顯示的圖像數(shù)據(jù)顯示模塊。整體框架圖中主要分為三大主體，第一部分是圖像采集電路部分。此部分主要采用了攝像頭模塊和通信接口電路以及圖像采集通道這兩方面的設(shè)計，由于圖像采集攝像頭無法直接與處理器進行連接和通信，因此要通過軟件控制編寫數(shù)據(jù)格式轉(zhuǎn)換等程序，由此才能夠?qū)D像數(shù)據(jù)轉(zhuǎn)換為處理器可識別數(shù)據(jù)進行處理。第二部分處理器模塊中主要是對采集模塊進行控制，對存儲數(shù)據(jù)以及調(diào)出數(shù)據(jù)進行控制，并對圖像進行相關(guān)算法處理。第三部分在顯示模塊中通過控制顯示控制器將數(shù)據(jù)轉(zhuǎn)化為屏幕可顯示數(shù)據(jù)進行顯示。

如圖1所示，圖像數(shù)據(jù)采集模塊采用攝像頭電路ADV7180，此電路主要由I2C接口電路連接入控制器，由軟件編程進行攝像頭參數(shù)的設(shè)定，通過接口電路來控制攝像頭電路的工作。采集到的圖像數(shù)據(jù)經(jīng)過采樣通道輸入并進行輸入數(shù)據(jù)頻率的調(diào)制，調(diào)整完成之后，通過SDRAM寫入到存儲器，寫入存儲器和讀出存儲器均有SDRAM控制器進行控制。

圖像數(shù)據(jù)處理模塊采用的處理器為FPGA。圖像數(shù)據(jù)處理模塊采用的算法為基于小波變換的壓縮感知圖像分析算法，進行存儲數(shù)據(jù)，車輛運動，交通參數(shù)等方面的處理。最終將數(shù)據(jù)讀出，送給VGA控制器，再由此控制器將數(shù)據(jù)輸送給GM 7123屏幕顯示控制單元進行顯示。

2.3數(shù)據(jù)處理模塊FPGA

通常圖像處理器例如DSP處理器，在執(zhí)行程序時是按照順序邏輯執(zhí)行， 在被執(zhí)行程序及數(shù)據(jù)特別龐大，復(fù)雜時，將嚴(yán)重影響執(zhí)行時效，對硬件的處理能力也將有所提高，而FPGA處理器是可以進行并行處理，同時完成程序執(zhí)行，它的邏輯處理功能將大大優(yōu)越于其他處理芯片。

正是因為它的這種優(yōu)勢因此在處理數(shù)據(jù)量比較龐大復(fù)雜等圖像視頻數(shù)據(jù)時，將是一個不錯的選擇。FPGA器件內(nèi)部豐富的數(shù)字邏輯資源可以替代各種分立的數(shù)字芯片; 豐富的I/O引腳支持各種常見協(xié)議，這也能夠免去很多外圍接口芯片;器件內(nèi)部大都能夠很好地支持可編程的端接匹配元件， 這也能夠降低BOM成本，減少元器件數(shù)量;SoCFPGA片上數(shù)據(jù)集成系統(tǒng)將大多數(shù)常用的芯片集成到了單個芯片處理器之中，芯片的綜合功能豐富了處理器的處理能力。

圖2所示，在進行FPGA開發(fā)的過程中需要對開發(fā)流程進行設(shè)計。由于本次硬件設(shè)計主要涉及到了圖像視頻數(shù)據(jù)的處理，明確本次設(shè)計的主要目標(biāo)和需求。通過對本次需求的分析，進行功能的劃分，設(shè)計多個模塊。每個模塊完成一項功能。每項功能進行程序的設(shè)計思路的編寫，接口的預(yù)留和連接。這些接口將用于各模塊之間進行連接和通信。

之后將各模塊進行綜合優(yōu)化，綜合優(yōu)化的過程中使用功能仿真，查看各功能是否達到設(shè)計目的和要求，如果未達到將繼續(xù)對程序進行優(yōu)化，反饋到各模塊能夠?qū)崿F(xiàn)功能為止。

最終添加時序，進行時序仿真，將對程序的設(shè)計有更加真實的測試，涉及到了更加貼近實際的時序和邏輯。如果在時序仿真中不能得到真實的需求和功能實現(xiàn)，將繼續(xù)反饋到程序設(shè)計進行優(yōu)化，不斷重復(fù)上述功能。最終進行硬件的測試，如果在實際硬件中出現(xiàn)偏差將繼續(xù)對程序進行優(yōu)化方針，時序仿真，最終硬件測試直到硬件達到要求為止。

通過對上述設(shè)計流程圖的詳細描述，可以看出在進行硬件設(shè)計和軟件設(shè)計的過程中，要采取兩處仿真，而這兩種仿真是屬于層次推進的仿真，只有第1種仿真功能仿真完成，才能夠進階到下一級的時序仿真為硬件的測試做基礎(chǔ)。每一次仿真的結(jié)果都要反饋到最初的程序設(shè)計階段，而這種反饋是提高程序設(shè)計思路，優(yōu)化設(shè)計過程，將結(jié)果反饋到初始狀態(tài)，為整個硬件的實現(xiàn)提供強有力的支撐。

2.4 SDRAM控制器模塊

如圖3所示， SDRAM的電路連接， 只要將地址總線、數(shù)據(jù)總線、控制總線連接到FPGA的I/O口上即可。數(shù)據(jù)存儲控制器及數(shù)據(jù)存儲器，通過控制數(shù)據(jù)的傳輸總線進行數(shù)據(jù)16位存儲，通過控制總線來控制控制器的工作狀態(tài)，通過時序信號進行數(shù)據(jù)存儲及輸出時的時序需求。存儲控制器除了以上幾點之外，還有諸多細節(jié)沒有在圖中畫出。采用此種存儲器模塊，它有自身的好處，它是一種同步接口的動態(tài)隨機存儲內(nèi)存，由于它有一個異步接口，這樣的話它就可以及時的去響應(yīng)控制速度的變化，而這種存儲器在當(dāng)前的很多計算機中被普遍采用和認(rèn)可。因此采用此種存儲器是可以達到本文功能需求。

2.5 I2C控制器模塊

如圖4所示，I2C總線只需要兩根線就可以進行數(shù)據(jù)和信息的控制，一根是數(shù)據(jù)線，一根是時序控制邏輯線。總線接口已經(jīng)集成在芯片內(nèi)部，不需要特殊的接口電路，因此這種總線將在硬件設(shè)計的過程中，電路布線大大簡化，由此提高了設(shè)計的速度，降低了材料的成本。

I2C總線通信時涉及到多個控制器需要進行相互通信時，將會采取主從模式由軟件進行判定，哪一個控制器作為主機進行發(fā)送數(shù)據(jù)，由哪幾個控制器作為從機進行接收數(shù)據(jù)，由此不會出現(xiàn)總線上數(shù)據(jù)通信的混亂問題，因此這種總線在同一時刻將只會有一個主機進行通信，其他將會被設(shè)置為從機，通信的過程較為簡單。

2.6 GM 7123顯示模塊

如圖5所示，VGA控制器和GM7123進行連接，該芯片的主要功能是將顏色數(shù)據(jù)轉(zhuǎn)換成模擬的電壓信號，然后送到進行R、G、B也即三色處理轉(zhuǎn)換。

GM7123視頻編碼芯片主要引出來的端口有以下幾個：R0～R7：紅色通道; G0～G7：綠色通道B0～B7：藍色通道。從VGA接口引出的信號主要有：VGA_HS：行同步信號;VGA_VS：幀同步信號。

3 結(jié)語

基于FPGA硬件處理器結(jié)合小波變換圖像處理算法，對交通監(jiān)控圖像進行處理和分析，使得其對監(jiān)控點的數(shù)據(jù)進行就地處理，基于處理器的快速運行，并行處理數(shù)據(jù)得以解決監(jiān)控處理的難點。使得對網(wǎng)絡(luò)寬帶的要求大大降低，數(shù)據(jù)的存儲和傳輸?shù)拳h(huán)節(jié)也將改善。

參考文獻：

[1] 趙東哲，靳曄，張雷，等.基于FPGA和LabVIEW的RGV雙目視覺識障設(shè)計[J].工業(yè)控制計算機，2020，33（12）：77-79+82.

[2] 王正家，呂召銳，劉文超，等.基于FPGA的時序優(yōu)化中值濾波算法研究[J].電子器件，2020，43（6）：1374-1378.

[3] 孟凡軼，張會新，劉暢，等.基于嵌入式的高幀頻圖像壓縮處理裝置的設(shè)計[J].電子器件，2020，43（6）：1385-1390.

[4] 高全明，孫俊喜，劉廣文，等.基于FPGA的交通視頻快速去霧系統(tǒng)的設(shè)計與實現(xiàn)[J].電子技術(shù)應(yīng)用，2017，43（6）：71-74.

[5] 文波，孟令軍，李加超，等.交通監(jiān)控視頻壓縮與網(wǎng)絡(luò)傳輸系統(tǒng)設(shè)計[J].計算機測量與控制，2015，23（2）：637-639+643.

【通聯(lián)編輯：朱寶貴】