基于低時(shí)鐘頻率芯片生成高頻率寬帶信號(hào)的方法研究

卜憲憲，胡 俊，金 珠

（1.青島農(nóng)業(yè)大學(xué)，山東 青島 266017；2.中國(guó)電波傳播研究所，山東 青島 266107）

0 引言

隨著通信技術(shù)不斷地從模擬向數(shù)字化轉(zhuǎn)變，現(xiàn)代信號(hào)生成系統(tǒng)越來越多使用軟件無線電設(shè)備實(shí)現(xiàn)，軟件無線電設(shè)備大量的信號(hào)處理都是由高性能的處理器在數(shù)字域里實(shí)現(xiàn)的[1?3]。目前，使用數(shù)字處理器的信號(hào)生成方法主要有兩種：一種是在信號(hào)最高頻率較小時(shí)，使用滿足奈奎斯特定律的處理器完成實(shí)時(shí)信號(hào)的生成，即處理器的工作頻率大于信號(hào)最高頻率的2 倍；另一種是在信號(hào)最高頻率較大時(shí)，在低速率處理器上將信號(hào)的波形預(yù)先存儲(chǔ)起來，通過快速播放的方式完成信號(hào)生成[4?9]。

當(dāng)使用第一種方法生成信號(hào)時(shí)，信號(hào)頻率越高，要求低時(shí)鐘頻率芯片處理器的工作頻率越高，同時(shí)價(jià)格也越高，而且市場(chǎng)上的低時(shí)鐘頻率芯片處理器工作頻率也不是無限制高。當(dāng)使用第二種方法生成信號(hào)時(shí)，在要求多路信號(hào)并發(fā)生成情況下，就會(huì)產(chǎn)生很大的延時(shí)，無法滿足實(shí)時(shí)響應(yīng)要求。

本文重點(diǎn)解決了使用N個(gè)較低時(shí)鐘頻率的芯片處理器合作組合生成較高頻率寬帶信號(hào)的信號(hào)處理算法。

1 國(guó)內(nèi)外主流寬帶信號(hào)生成方法

國(guó)外Aeroflex 的寬帶信號(hào)和環(huán)境模擬發(fā)生器、泰克公司的AWG7000 任意波形發(fā)生器系列產(chǎn)品、NI 公司的PXIe?5451 一雙通道任意波形發(fā)生器和國(guó)內(nèi)部分單位研制的信號(hào)生成設(shè)備均采用波形存儲(chǔ)方式，即預(yù)先存儲(chǔ)大量、長(zhǎng)時(shí)間的波形文件，再通過回放的方式完成信號(hào)生成。但是有其局限部分，如D/A 高采樣率必定帶來低分辨率，當(dāng)用于多路信號(hào)并發(fā)生成時(shí)，每一路的信號(hào)分辨率會(huì)進(jìn)一步降低，可能會(huì)達(dá)不到系統(tǒng)需求[10?14]，采用波形存儲(chǔ)方式生成信號(hào)，波形的生成需要在后臺(tái)PC 上完成，當(dāng)需要并發(fā)生成多路信號(hào)時(shí)，系統(tǒng)的時(shí)延也會(huì)進(jìn)一步加大，與系統(tǒng)實(shí)時(shí)響應(yīng)指標(biāo)構(gòu)成矛盾。

2 寬帶實(shí)時(shí)信號(hào)生成方法

2.1 信號(hào)生成流程

常規(guī)實(shí)時(shí)信號(hào)生成是將一定帶寬的基帶信號(hào)通過正交調(diào)制生成一個(gè)較高頻率附近的帶寬信號(hào)，即：

式中：a(t)表示帶寬為Bs的基帶信號(hào)；fz為最終生成信號(hào)的載波頻率。

一般情況，被調(diào)制的載波頻率fz遠(yuǎn)遠(yuǎn)大于信號(hào)帶寬Bs。由于低時(shí)鐘頻率芯片處理器的DDS（直接數(shù)字式頻率合成器）單元生成的本振頻率只能小于工作時(shí)鐘的12，因此隨著載波頻率的增大，會(huì)大大增加了處理器成本，并且生成不了最高頻率高于工作時(shí)鐘的信號(hào)。

本文設(shè)計(jì)采用多路低時(shí)鐘頻率芯片處理器并行合作處理，代替使用單路高時(shí)鐘頻率芯片處理器的信號(hào)生成方案，分別研究了基帶信號(hào)和載波信號(hào)在并行合作處理場(chǎng)景下的信號(hào)變換計(jì)算方法，推導(dǎo)出多路并行合作處理場(chǎng)景的插值濾波器結(jié)構(gòu)，和多路并行合作生成載波的DDS 參數(shù)關(guān)系，在基帶內(nèi)形成I 路和Q 路兩路正交信號(hào)，經(jīng)插值濾波后正交混頻并合并成瞬時(shí)帶寬內(nèi)的基帶信號(hào)，用來運(yùn)行此功能的硬件平臺(tái)如圖1 所示。

圖1 信號(hào)生成硬件平臺(tái)組成圖

2.2 在低時(shí)鐘處理器上完成高采樣率信號(hào)的方法

假設(shè)低時(shí)鐘頻率芯片處理器的最大工作時(shí)鐘頻率為fo，要生成信號(hào)的帶寬為Bs，中心頻率為fz，當(dāng)它們存在如下關(guān)系：

1）信號(hào)中心頻率大于處理器的最大工作時(shí)鐘頻率，即fz>fo。

2）要生成信號(hào)的帶寬小于處理器的中心，即Bs

那么可以通過如下兩類關(guān)鍵信號(hào)變換方法完成信號(hào)的生成：

1）研究采用多個(gè)低時(shí)鐘頻率芯片處理器組合完成插值濾波器功能的計(jì)算方法，設(shè)計(jì)等效濾波器和信號(hào)處理流程，完成基帶信號(hào)的并行分路處理。

首先根據(jù)信號(hào)生成設(shè)備指標(biāo)，確定信號(hào)從FIFO 緩存單元輸入D/A 處理器的速率fs，滿足：fs>2fz，從而確定單個(gè)低時(shí)鐘頻率芯片處理器的工作時(shí)鐘，滿足≤fo，并且fs=，N為處理器的個(gè)數(shù)。根據(jù)信號(hào)帶寬Bs、采樣率fs和需要的插值倍數(shù)N，設(shè)計(jì)插值濾波器。

由式（7）完成基帶信號(hào)在低時(shí)鐘處理器上的插值濾波變換。

其中第N個(gè)芯片處理器完成的基帶信號(hào)插值濾波計(jì)算為：

2）研究使用多個(gè)低工作時(shí)鐘DDS 生成高頻率載波信號(hào)的載波等效變換法及參數(shù)配置規(guī)則。

由于處理器各單元的工作時(shí)鐘頻率是一致的，因此載波信號(hào)同樣使用N路信號(hào)組合表示，將載波信號(hào)用N路DDS 生成的正弦和余弦信號(hào)表示時(shí)，首先要根據(jù)載波信號(hào)頻率求出每路DDS 生成的正弦或余弦信號(hào)的頻率和初相。由于基帶信號(hào)處理與載波信號(hào)生成使用同一個(gè)低時(shí)鐘頻率芯片處理器，因此每個(gè)DDS 生成信號(hào)的采樣率為。

需要的載波信號(hào)可以寫為：

用多個(gè)低時(shí)鐘頻率芯片處理器實(shí)現(xiàn)時(shí)，單個(gè)信號(hào)處理的輸出余弦信號(hào)為：

從而實(shí)現(xiàn)用小于低時(shí)鐘頻率芯片處理器工作時(shí)鐘的頻率為f′z的本振信號(hào)組合生成頻率為fz的高頻率載波信號(hào)。

2.3 經(jīng)低時(shí)鐘頻率芯片處理后的信號(hào)合并方法

將并行分路的多個(gè)信號(hào)低速率低時(shí)鐘頻率芯片處理器合作生成的基帶信號(hào)與DDS 生成的合作載波信號(hào)在處理器頻率為的工作時(shí)鐘上進(jìn)行正交調(diào)制，生成的N路并行數(shù)據(jù)為，其中：

然后將緩存器的數(shù)據(jù)按照先入先出原則，以fs速率送入D/A 處理器中。從而完成信號(hào)的整個(gè)生成過程。通過以上步驟就完成了信號(hào)的生成過程，如圖2 所示。

圖2 信號(hào)生成流程示意圖

3 結(jié)論

本文重點(diǎn)解決了使用N個(gè)低工作時(shí)鐘頻率芯片處理器通過合作，組合生成高頻率載波寬帶信號(hào)的問題，從而實(shí)現(xiàn)了在較低工作時(shí)鐘頻率下，完成較高頻率信號(hào)流的實(shí)時(shí)生成過程。使用本文提供的信號(hào)生成方法，既能降低信號(hào)生成系統(tǒng)的硬件設(shè)備成本，又能實(shí)現(xiàn)當(dāng)前芯片處理器按照奈奎斯特定律生成不了的高頻率信號(hào)。