陶瓷封裝的等效熱方法及其仿真驗(yàn)證

（中國(guó)電子科技集團(tuán)公司第五十八研究所，江蘇無(wú)錫 214035）

1 引言

未來(lái)電子器件的發(fā)展趨勢(shì)是高集成度、高速度以及小尺寸化，這使得芯片在制造時(shí)的晶體管密度也逐漸增加，同時(shí)這也導(dǎo)致了芯片產(chǎn)生的熱量越來(lái)越大，如果不能將多余熱量散發(fā)出去，芯片的溫度就會(huì)急劇升高，從而嚴(yán)重影響芯片的性能和可靠性[1]。為了保證高集成度下的芯片能夠穩(wěn)定工作，芯片的散熱設(shè)計(jì)顯得尤為重要[2]。

通過(guò)模擬仿真的方法，對(duì)不同方案的散熱設(shè)計(jì)進(jìn)行對(duì)比分析，可以極大地提高散熱設(shè)計(jì)的效率。傅廣操等人[3]利用等效熱模型理論對(duì)三維堆疊中的TSV 插入層、焊接凸點(diǎn)層等進(jìn)行了簡(jiǎn)化，并對(duì)整體封裝進(jìn)行了三維結(jié)構(gòu)熱仿真，利用精確模型的仿真結(jié)果作為參照，證明了TSV 等效熱模型的可行性，為快速獲取整體結(jié)構(gòu)的溫度場(chǎng)分析結(jié)果提供了一種可靠方法。

本文使用Icepak 熱分析軟件[4]對(duì)陶瓷封裝器件進(jìn)行了仿真分析。根據(jù)JEDEC 標(biāo)準(zhǔn)中JESD51-5，對(duì)陶瓷封裝器件與測(cè)試板的連接進(jìn)行了規(guī)范，即關(guān)于設(shè)置熱沉的陶瓷封裝器件可以通過(guò)在測(cè)試板上設(shè)置規(guī)定數(shù)量的銅柱進(jìn)行散熱。文章對(duì)與陶瓷連接的測(cè)試板連接及散熱區(qū)域（Through Board Via，TBV）進(jìn)行了熱模型等效，根據(jù)單位厚度內(nèi)熱流量恒定原理，得出了關(guān)于測(cè)試板連接散熱區(qū)域的等效熱阻的計(jì)算公式。

通過(guò)T3Ster-熱阻測(cè)試儀對(duì)陶瓷器件熱阻進(jìn)行測(cè)試，并將計(jì)算得到的熱阻值與仿真得到的熱阻值進(jìn)行對(duì)比驗(yàn)證，結(jié)果表明，通過(guò)等效熱阻模型得到的仿真值與原模型仿真得到的仿真熱阻值及實(shí)測(cè)的熱阻值具有較好的一致性，表明了等效熱模型理論的實(shí)用性。

2 封裝器件模型及材料參數(shù)

對(duì)陶瓷封裝器件與測(cè)試板的連接結(jié)構(gòu)進(jìn)行三維建模。其結(jié)構(gòu)分別由蓋板、陶瓷基板、芯片、貼片膠、散熱片、銅片、銅柱、引腳及PCB 板組成。因?yàn)榭紤]到仿真計(jì)算效率的問(wèn)題，對(duì)模型中的倒角、圓角及鍵合絲等對(duì)熱傳導(dǎo)影響較小的結(jié)構(gòu)進(jìn)行了適當(dāng)簡(jiǎn)化，得到模型如圖1 所示，材料參數(shù)如表1 所示。

圖1 陶瓷封裝體與測(cè)試板連接結(jié)構(gòu)圖

表1 材料參數(shù)

3 封裝器件熱模型等效

3.1 等效模型單元提取

對(duì)陶瓷與測(cè)試板連接區(qū)域（TBV）的熱模型進(jìn)行等效，即將銅片與PCB 等效成一塊各向異性的單元塊，同時(shí)將銅柱與PCB 等效成一塊各向異性的單元塊。此時(shí)，單元塊在x-y 向和z 向的熱導(dǎo)率呈各向異性。簡(jiǎn)化需要滿足一定的條件：（1）簡(jiǎn)化前后的尺寸保持不變；（2）等效前后的模型傳熱效果保持不變，即等效單元塊的熱導(dǎo)率與實(shí)際模型等效熱導(dǎo)率相同。如圖2(a)所示為等效前的模型側(cè)面視圖，圖2(b)為等效后的模型側(cè)面視圖。

圖2 模型側(cè)面視圖

對(duì)連接的TBV 區(qū)域展開(kāi)為平面圖，如圖3 所示，將需要陣列等效的區(qū)域分為兩塊，一塊為由PCB 環(huán)繞的銅片陣列，另一塊為由PCB 環(huán)繞的銅柱陣列，分別提取其單元如圖3(a)、(b)所示。

圖3 單元塊提取圖

3.2 等效模型熱導(dǎo)率計(jì)算

熱阻是指熱量傳遞通道上兩個(gè)參點(diǎn)之間的溫度差與熱源功率之間的比值[5]，如式（1）所示：

其中，R 為兩點(diǎn)間的熱阻（單位℃/W 或K/W），△t 為兩點(diǎn)間的溫度差（單位℃），P 為兩點(diǎn)間的熱源功率（單位W）。

導(dǎo)熱基本公式為：

其中，L 為熱傳導(dǎo)距離（單位m），S 為熱傳導(dǎo)截面積（單位m2），K 為熱導(dǎo)率（單位W/m℃）。根據(jù)式（1）和式（2），得到熱傳導(dǎo)模型的熱阻計(jì)算公式：

由式（3）可知，熱傳導(dǎo)距離越短、截面積越大以及材料的熱導(dǎo)率越高，兩點(diǎn)之間的熱阻值越低。因此，在封裝設(shè)計(jì)中采用合理的結(jié)構(gòu)和選用合適的材料，對(duì)減小封裝器件的熱阻起到了至關(guān)重要的作用。

通過(guò)對(duì)式（3）進(jìn)行變換，得到式（4）：

根據(jù)單元塊的對(duì)稱性，取1/2 模型單元作為分析對(duì)象。如圖4(a)所示是PCB 環(huán)繞銅柱陣列單元塊，圖4(b)為焊柱簡(jiǎn)化后的單元塊，其中a 為單元塊的長(zhǎng)度，r為焊柱的半徑。

圖4 PCB 環(huán)繞銅柱陣列單元塊

先計(jì)算PCB 環(huán)繞銅柱陣列單元塊的熱阻。在z 方向，其單位長(zhǎng)度等效熱阻有如下關(guān)系式[3]：

其中RCu、RPCB為單位長(zhǎng)度的熱阻。

其中KCu、KPCB分別為銅的熱導(dǎo)率和PCB 的熱導(dǎo)率。

根據(jù)式(4)可知，單位長(zhǎng)度上的z 方向等效熱導(dǎo)率為：

令α=2r/a，結(jié)合式(6)、(7)、(8)得到式（9）：

對(duì)于x、y 方向，采用相同的方法可以得到其單位長(zhǎng)度等效熱阻為：

結(jié)合式(4)、(10)可得，單位長(zhǎng)度上x(chóng)、y 方向上的等效熱導(dǎo)率為：

代入數(shù)據(jù)a=1.2 mm，r=0.15 mm，得到PCB 環(huán)繞銅柱陣列單元塊的等效熱導(dǎo)率Kxy=35.73，Kz=217.14。

圖5 PCB 環(huán)繞銅片陣列單元塊

PCB 環(huán)繞銅片陣列單元塊如圖5 所示，使用上述相同的計(jì)算式，帶入數(shù)據(jù)a=1.2 mm，r=0.5 mm，可得其等效熱導(dǎo)率Kxy=24.82，Kz=19.89。

4 封裝器件結(jié)環(huán)境熱阻仿真

通過(guò)Icepak 熱分析軟件分別對(duì)原模型及等效后的模型進(jìn)行自然對(duì)流下的結(jié)環(huán)境熱仿真，設(shè)置芯片發(fā)熱功耗為2.4 W，環(huán)境溫度為25 ℃，仿真得到等效模型和原模型的芯片結(jié)溫分別為53.81 ℃、51.37 ℃，其溫度分布的云圖分別如圖6、圖7 所示。通過(guò)式(1)計(jì)算得到原模型和等效模型結(jié)到環(huán)境的熱阻分別為11℃/W、12 ℃/W，整理得到結(jié)環(huán)境熱阻的條件及結(jié)果如表2 所示。

表2 結(jié)-環(huán)境熱阻仿真結(jié)果

圖6 結(jié)環(huán)境熱仿真溫度分布云圖(原模型)

圖7 結(jié)環(huán)境熱仿真溫度分布云圖(等效模型)

5 熱仿真及結(jié)果對(duì)比驗(yàn)證

根據(jù)JEDEC 標(biāo)準(zhǔn)中JESD51-1、JESD51-2 熱阻測(cè)試方法，將焊接在PCB 板上的封裝器件放置在靜止空氣測(cè)試箱中進(jìn)行測(cè)試，同時(shí)使用熱電偶探測(cè)得到靜止空氣測(cè)試箱中的環(huán)境溫度，根據(jù)熱阻計(jì)算公式θja=(tjta)/P 計(jì)算出封裝器件結(jié)-環(huán)境熱阻θja。

測(cè)試中采用1 A 加熱電流，1 mA 測(cè)試電流。取3個(gè)樣品通過(guò)熱阻測(cè)試設(shè)備進(jìn)行測(cè)試，得到封裝器件測(cè)試的平均結(jié)溫如表3 所示，熱阻測(cè)試結(jié)構(gòu)曲線如圖8所示。通過(guò)計(jì)算，得到實(shí)際工況下封裝器件的結(jié)-環(huán)境熱阻（θja）測(cè)試結(jié)果為10.86 ℃/W。

表3 結(jié)-環(huán)境熱阻測(cè)試結(jié)果

圖8 封裝器件熱阻測(cè)試溫度曲線圖

通過(guò)實(shí)測(cè)及計(jì)算得到陶封器件的結(jié)環(huán)境熱阻值為10.86 ℃/W，仿真計(jì)算得到陶封器件在等效熱模型下的結(jié)環(huán)境熱阻值為11.32 ℃/W，原模型的結(jié)環(huán)境熱阻為11 ℃/W。等效熱模型下的結(jié)環(huán)境熱阻值是實(shí)際熱阻值的4.2%，原模型的熱阻值是實(shí)際熱阻值的1.3%，其熱阻值與實(shí)測(cè)值對(duì)比的偏差均在5%以內(nèi)，因此通過(guò)等效熱模型的方法可以獲得精度較高的陶瓷封裝器件的結(jié)環(huán)境熱阻值[6]。

6 結(jié)論

本文利用等效熱模型理論，對(duì)用于陶瓷封裝器件測(cè)試的PCB 及其銅柱的熱阻進(jìn)行了等效計(jì)算，通過(guò)對(duì)等效熱模型與原模型進(jìn)行結(jié)環(huán)境的熱仿真，得到了等效熱模型的熱阻值與原模型熱阻值，與實(shí)際熱測(cè)試的阻值對(duì)比有良好的一致性，其偏差均在5%以內(nèi)，表明了所采用的等效熱模型仿真計(jì)算方法的可行性，為陶瓷封裝器件在PCB 等復(fù)雜模型中的組合熱仿真計(jì)算提供了一種簡(jiǎn)單可行的方法。