一種高壓模擬開關漏電失效解決方法

黃立朝，閻燕山，程緒林，張如州

（1.中科芯集成電路有限公司，江蘇無錫 214072；2.中國航空無線電電子研究所，上海 201100）

1 引言

高壓模擬開關具有傳輸速度快、導通電阻小、通道隔離度高等特點，因此，其廣泛用于微處理器中的交互接口或其他開關應用電路中。模擬開關工作時不僅可以傳遞模擬信號，還可以傳遞數(shù)字信號，但值得注意的是，模擬信號的變化值（幅度）必須在正負電源電壓之間，又由于電路是高壓模擬開關，故其傳遞的信號幅度變化范圍就可擴展得很大[1]。

模擬開關主要功能是實現(xiàn)信號的不失真?zhèn)鬟f，在開關上消耗的功耗很小，實現(xiàn)信號傳輸系統(tǒng)的低能耗和高精確性。隨著模擬開關工作電壓越來越高，在高壓工作狀態(tài)下容易出現(xiàn)端口漏電流過大而失效。然而芯片漏電失效的原因往往不易把握。本文提出了一種快速定位漏電失效的方法，通過分析漏電現(xiàn)象，提出解決漏電問題的一種通用方法，對漏電相關問題具有較強的參考價值。

2 電路結(jié)構(gòu)原理及漏電測試方法

2.1 電路介紹

本文針對的這款16 選1 高壓模擬開關采用0.8 μm FEOL with 0.35 μm 40 V power analog process工藝生產(chǎn)。芯片版圖采用1P2M 布線，版圖面積為3.825 mm×2.825 mm。電路內(nèi)部主要采用的器件包括高壓NMOS 管、高壓PMOS 管、高壓阱電阻及高壓BTJ 管等[1]。以上類型的器件，其工藝耐壓可達40 V 以上，是構(gòu)成本模擬開關電路的核心器件。本文介紹的這款高壓模擬開關電路基于BCD 工藝設計制作，性能可靠，實用性強[2-3]。

2.2 電路結(jié)構(gòu)原理

本文介紹的高壓模擬開關電路的結(jié)構(gòu)框圖如圖1所示。高壓模擬開關電路共有16 路輸入S1～S16，1 路公共輸出端口D；通過4 位地址寄存器A0～A3 來選擇某一路輸入通道輸出到公共輸出端。另外，電路共有3個使能控制信號，分別是讀寫信號WR、使能信號EN以及清零信號RS。清零信號RS 的優(yōu)先級最高，當RS為低電平時，所有通道關閉無輸出；讀寫信號WR 具有次優(yōu)先級，當WR 為低電平時進行寄存器讀寫操作，否則輸出狀態(tài)保持；最后是使能信號EN 為低電平時輸出零，高電平時正常工作（有效）。開關電路的整體工作原理是：在讀寫信號WR 的上升沿時，4 位地址寄存器A0～A3 存入一組被選擇的地址；在讀寫信號WR 的下降沿且使信號EN 有效時，4 位地址寄存器中的地址被譯碼器翻譯并通過電平轉(zhuǎn)換電路來選中控制某一路通道鏈接到公共輸出端D，從而實現(xiàn)16 選1的多路復用功能[4]。

2.3 電路漏電測試示意圖

在模擬開關的應用中，最重要的指標之一是開關通道之間、輸入端與輸出端之間兩個隔離度。理想的開關特性是各個通道之間是隔離獨立的，開關導通時內(nèi)阻很小，相當于導線；而開關斷開時，相當于斷路，漏電很小。通常試驗中，針對高壓模擬開關的漏電測試均是在輸入與輸出端口之間施加測試電壓，并保持開關處于斷開狀態(tài)[5]。圖2 是測試開關斷開時的漏電測試圖。

圖1 總體電路框圖

圖2 漏電測試原理圖

3 電路漏電試驗及失效分析

3.1 電路漏電試驗

為了表述通俗易懂且不影響漏電試驗測試覆蓋性，采用單個CMOS 開關來說明漏電測試原理，如圖3 所示。電路漏電測試結(jié)果及加電方法為：

（1）正電源電壓VCC=15 V，負電源電壓VSS=-15 V；

（2）負電源電壓端口GN 為-15 V，正電源電壓端口GP 為15 V，保證P1 與N1 為關斷狀態(tài)，S 端口不與D 端口接通；

（3）保持輸出D 端口懸空，輸入S 端口加一個直流測試電壓，電壓從-15～15 V 逐漸增大；

（4）測試結(jié)果是：當S 端口為負壓（-15～0 V）時，S端口的漏電流為幾個納安級別，達到指標要求；當S端口的正壓較?。ㄐ∮? V）時，漏電流也為幾個納安級別；但當S 端正壓超過9 V（S 端對VSS的壓差超過24 V 左右）時，S 端口的漏電流急劇增大，出現(xiàn)毫安級別的大漏電流，類似于二極管反向擊穿的I/V 特性，且S 端口的漏電流流入了負電源電壓VSS處，如圖4 所示；

（5）由于S 與D 端口對稱，按照上述方法，S 端口懸空，P1 與N1 關斷，D 端口加測試電壓，最后測試結(jié)果類似，均出現(xiàn)端口S/D 與負電源電壓VSS之間的壓差超過某個值（24 V）時，就出現(xiàn)漏電流急劇增大的現(xiàn)象，重復試驗后問題復現(xiàn)。另外，每次出現(xiàn)端口漏電現(xiàn)象后，關閉電再重啟，重復上述試驗，能得到同樣的試驗現(xiàn)象，因此，可初步判斷出引起該漏電電流急劇增大的擊穿現(xiàn)象是可恢復的[6]。

圖3 單個開關的電路結(jié)構(gòu)

圖4 開關S 端漏電測試掃描曲線

3.2 電路漏電失效分析

高壓模擬開關電路內(nèi)部均采用耐壓高達40 V 的器件，理論上端口之間的壓差低于40 V 時，不應該出現(xiàn)較大的漏電流。而從漏電試驗結(jié)果看，S/D 端口與負電源電壓VSS之間的壓差超過24 V 時，就發(fā)生漏電流急劇增大的現(xiàn)象，且該現(xiàn)象可逆。從圖4 可以看出，該漏電曲線類似二極管雪崩擊穿的特性曲線。因此，推測電路中可能有某個器件的寄生PN 結(jié)耐壓不夠，達不到40 V（寄生二極管雪崩擊穿）而產(chǎn)生大電流漏電[6]。為了驗證這個對失效原因的推測，本文按如下步驟進行了具體測試分析。

（1）進行EMMI 測試，找到漏電具體位置。根據(jù)圖4 采用的漏電加電測試方法，采用紅外熱成像EMMI技術(shù)對芯片具體漏電位置做精確定位，試驗獲得的照片如圖5 所示。照片顯示的亮點在下半部居中位置，靠近PAD 處。

圖5 EMMI 亮點位置

（2）通過EMMI 測試，獲得了漏電器件的精確位置（圖5 中亮點），接下來和實際版圖布局進行比對，初步確定產(chǎn)生漏電失效的器件是PAD 附近的阱電阻Rn-well，見圖6。

圖6 漏電器件在版圖上的位置

（3）漏電失效器件的確定通過聚焦離子束（FIB，它通過離子槍加速離子束后作用于芯片表面，可對芯片進行切割等操作）試驗進行。經(jīng)過EMMI 測試和版圖比對已經(jīng)初步定位發(fā)生漏電失效的器件，為了最終確定，需通過FIB 試驗來驗證。FIB 能把阱電阻單獨切割出來，然后只針對該阱電阻進行耐壓測試。本文通過在阱電阻一端口（另一端口懸空）與襯底P-sub 之間加測試電壓，掃描獲得端口電流與測試電壓之間的I/V關系曲線，如圖7 所示，從圖中可以看出：當電阻端口與襯底之間的壓差低于24 V 時，端口漏電流為納安級別；但當壓差超過24 V 后，端口漏電流急劇增大，表現(xiàn)出二極管反向擊穿的I/V 特性。對比圖7 與圖4 的試驗結(jié)果，漏電性能幾乎一致，表明發(fā)生耐壓不足的漏電失效的器件就是阱電阻Rn-well[7]。

圖7 FIB 后開關S 端漏電測試掃描曲線

（4）初步分析器件漏電失效的原因。綜上所述，已經(jīng)明確了發(fā)生漏電失效的位置為阱電阻Rn-well，接下來分析器件漏電的原因。器件耐壓不足導致漏電發(fā)生，同時漏電的I/V 曲線表現(xiàn)出二極管擊穿的特性，并且可以恢復。因此，可以推測出阱電阻的器件縱向結(jié)構(gòu)中有寄生的PN 結(jié)耐壓不足，如圖8 所示。在Rn-well的縱向結(jié)構(gòu)中，如果N 阱層NW（N 型阱區(qū)）和襯底層BP（P 型襯底區(qū)）之間耐壓不足，這兩個層次類似于一個反偏二極管，當它因耐壓不足而發(fā)生雪崩擊穿時[6]，是可能導致漏電失效的。

圖8 Rn-well的縱向結(jié)構(gòu)

（5）解決漏電失效問題。通過前文一系列的試驗和分析，已經(jīng)找到了發(fā)生高壓漏電失效的器件，并初步分析了漏電原因。通過修改器件工藝結(jié)構(gòu)，總結(jié)出現(xiàn)的失效現(xiàn)象，通過相關的工藝測試試驗，充分了解漏電失效問題的各個因素，逐一排查導致器件失效的工藝方面的原因，最后找到問題所在。器件工藝庫中的阱電阻Rn-well的NV（有源場注入?yún)^(qū)）層次有誤，其場注入NF 區(qū)和有源區(qū)（Testkey）靠得太近，幾乎重合，兩者的濃度均較高，引起耐壓不足，如圖9 所示。最終通過擴大NF 區(qū)和有源區(qū)之間的間隔以提高擊穿電壓后，便有效解決了高壓漏電失效問題。如圖10 所示，器件在-15～15 V 寬電源電壓范圍內(nèi)，漏電均處于納安級別，滿足設計指標要求。

圖9 Rn-well高壓漏電失效原理

圖10 Rn-well改進后的漏電測試曲線

4 結(jié)論

在一款采用40 V 高壓BCD 工藝的16 選1 高壓模擬開關中，實際測試時發(fā)現(xiàn)因器件耐壓不足引起漏電失效問題。文章從試驗現(xiàn)象入手，通過EMMI 亮點同實際版圖進行對比，精確定位出現(xiàn)漏電失效的器件，再經(jīng)過FIB 試驗，最終確定漏電失效器件。然后，通過對漏電失效器件的工藝結(jié)構(gòu)進行分析，推測出失效原因，確定了漏電失效的根本原因是器件工藝結(jié)構(gòu)層次問題，PT 和NF 層疊間距太窄導致器件耐壓不足，造成器件漏電現(xiàn)象，最終通過擴大NF 區(qū)和有源區(qū)間隔的方法成功解決了漏電失效問題。通過該分析方法和技術(shù)改進可以解決后續(xù)類似問題，提高解決問題的效率。