基于集成電路測試儀控制模塊設計研究

陸俊峰

（安徽芯紀元科技有限公司 安徽省合肥市 230088）

縱觀全球半導體市場快速發(fā)展，占據(jù)其超過 80%的份額的集成電路產(chǎn)業(yè)，作為信息產(chǎn)業(yè)的基石，其被廣泛應用于自動化、信息產(chǎn)業(yè)、消費電子化等各個領域。時代賦予信息產(chǎn)業(yè)更快的發(fā)展步伐，集成電路將為其發(fā)展奠定堅實的基礎。測試作為集成電路制造中三大關鍵技術之一，與另外兩個環(huán)節(jié)——設計與制造有著緊密的關聯(lián)。集成電路測試技術在集成電路生產(chǎn)的各個環(huán)節(jié)發(fā)揮著不可取代的作用，其中集中表現(xiàn)在驗證芯片設計、測試晶圓及測試封裝成品等環(huán)節(jié)。

1 集成電路測試儀控制模塊發(fā)展現(xiàn)狀

儀器是指具有特定功能精密儀器或小型機器的統(tǒng)稱。而集成電路測試儀是一種應用于集成電路測試中的智能儀器(Intelligent Instruments)。集成電路測試儀主要由機械結構、程序軟件以及電路硬件構成。硬件作為整個測試儀的電路基礎，其正常工作主要體現(xiàn)在控制環(huán)節(jié)、測試環(huán)節(jié)、電源模塊組成、人機交互實現(xiàn)等模塊組成。作為集成電路運行系統(tǒng)中不可或缺的協(xié)調職能的負責模塊，集成電路測試儀要實現(xiàn)這一職責就需要通過傳輸測試數(shù)據(jù)與測試命令等運作來達成協(xié)調工作。測試儀內置控制器模型的選擇成為控制模塊的設計重點工作之一，它直接決定著控制模塊的工作模式。按照人體功能學角度進行類比，控制模塊在整個集成電路測試儀中好比是人體的“大腦中樞”，“神經(jīng)中樞”機能運行就由通信總線負責。通過對行業(yè)集成電路測試儀控制器模型選型進行篩選，目前主要有以下幾種，如表1 所示。

以型號為J750 集成電路測試儀器為例。如表1 中描述，儀器內部PC 作為其系統(tǒng)配置中的控制器，并通過使用PCI 總線取得與上位機信息交換。當集成電路測試儀在正常運轉中，系統(tǒng)將始終保持通信串行總線的狀態(tài)。之所以采取該種設計模式，是對設計方式進行標準化表征，確保人機交互端操實現(xiàn)便利性，同時系統(tǒng)在可編程能力上也會獲得較大提升。內部處理部分要實現(xiàn)通信速率的增強，確保計算能力滿足PCI 總線要求，并受PCI 總線控制?？刂颇K以FPGA 為主要內容，上位機可以對下級硬件各寄存器實施指令性訪問。測試儀內部獨立存在，而不會成為系統(tǒng)內其他處理器的附屬。它的工作原理可以簡單概括為實現(xiàn)系統(tǒng)內數(shù)據(jù)命令傳遞需要確保傳輸總線傳輸至外部計算機上來。

2 控制模塊方案設計

2.1 測試儀整機方案

基于測試儀整機方案，擬采取如圖1 測試儀整機系統(tǒng)框圖。

測試儀整機可由器件接口板(DIB 板)、系統(tǒng)計算機、測試頭等部件或者板塊組成。其中，測試頭內部采用標準 PCIe+自定義總線，使得系統(tǒng)通信功能可順暢實現(xiàn)。DIB 板是測試頭和測試件的重要連接工具，并以測試信號為載體完成測試雙方間的溝通與連接。系統(tǒng)計算機能夠幫助測試程序有效運轉，同時也能夠清晰顯現(xiàn)出檢測的最終效果，以此完成人機交互。測試頭在系統(tǒng)中占據(jù)重要位置，是完成測試過程的關鍵性存在。測試頭的構造復雜，器件繁多，主要涵蓋了系統(tǒng)控制模塊、底板等零件。

表1：集成電路測試儀控制器模型的選型及性能比較

圖1：測試儀整機系統(tǒng)框圖

2.2 硬件指標及功能要求

對于測試儀的架構與應用來說，要能夠實現(xiàn)有內容對控制板和系統(tǒng)背板這兩個主體功能。控制模板在通信方面發(fā)揮著重要作用，是實現(xiàn)信息傳輸?shù)年P鍵性存在。實際上，控制模塊主要是對上位機和測試模塊間所產(chǎn)生的向量聯(lián)系，以此有效把握各部分性能狀況。相對于測試頭這一部位來說，控制模塊對于整個儀器的操作具有調整連接的功能?？刂葡到y(tǒng)必須具備核心處理器來獨立完成運轉且具有足夠的內部存儲空間，支撐其具有能力來驅動調用各測試模塊。同時，控制系統(tǒng)需要有完備的中斷響應線路。即便在脫離上位機的情況下控制模塊仍可正常運行，且其負責的大部分工作都可正常推進。因此，在集成電路測試控制儀控制模板設計時必須要設置對外的訪問接口。基礎信號產(chǎn)生后，測試儀為協(xié)調整機工作所需，會產(chǎn)生啟動信號、校準信號等不同類型的信號源。為更好地確保安全問題，電源和監(jiān)控模塊中要采取與之功能和型號相一致的零配件。

2.3 測試原理

測試向量主要包括輸入和輸出兩種情況，是檢測器件邏輯功能的重要性指標與數(shù)據(jù)。向量存儲器里會對要被測試的向量進行保存與記錄，而在這集合中的任一向量都是不同測試過程中最原始的數(shù)據(jù)信息。當測試向量存儲器中進行數(shù)據(jù)錄入與存儲時，測試儀會按照波段變動以及電壓情況，以管腳電路為載體將其傳輸?shù)酱郎y器件。待測器件則要以管腳中的比較電路而基礎實現(xiàn)對數(shù)據(jù)的傳遞，而該類數(shù)據(jù)則會自主判斷采樣時間和存儲內容以相應提取。在某一時序中，系統(tǒng)需要實現(xiàn)對矢量進行逐條測試。直至最后一條系統(tǒng)里出現(xiàn)的矢量被檢測完畢后，才完成檢測，這個測試過程被稱為存儲響應。在模塊設計中待測器件的輸出數(shù)據(jù)與信息的質量直接關系到整個檢測結果的正確與否。有且僅當檢測數(shù)據(jù)與存儲器中先期期望結果配對正確，測試結果才正確，否則為錯誤。按照測試過程，測試向量可從可測試開始時便可獲得下載，并能夠對結果存儲器讀取測試結果。在FPGA 控制系統(tǒng)下，可按照流水線作業(yè)模式，從讀取向量、信號編碼、采集數(shù)據(jù)匹對、采集結果輸入等整套測試可自動完成。

3 控制模塊硬件設計與實現(xiàn)

3.1 控制板與系統(tǒng)底板設計

按照上述控制模塊結構方案的設計，由控制板和兩塊系統(tǒng)底板共同組成測試儀器。在設計過程中所應用到的主控單元等器件要放置于所要求位置。自定義總線拓展主要依賴于信號發(fā)生單元FPGA所實現(xiàn)。所以，在控制板設計中可將其設計在系統(tǒng)底板當中來防止基礎信號受到板級級聯(lián)時接口不利影響。

3.2 通信總線設計與實現(xiàn)

在集成電路測試儀控制模塊設計過程中，通信單元相較其他單元復雜。通信總線設計在整機功能實現(xiàn)上作用巨大。通信單元設計是要將其設置為一塊子板，來確保其更加順利地實現(xiàn)功能與后期調試與更新。PFIe 總線協(xié)議的轉變也要借助相應的子板來實現(xiàn)。對于這一設計過程的有效控制，基XILINX 的 FPGA XC7K325T 的功能來實現(xiàn)。SEARAY SLIM 系列插座被直接選用在通信子板與控制板之間，以此實現(xiàn)二者的交互連接。操作中，12.5Gbps 傳輸速率對于傳輸速度給出更高需求。高度設計選擇在7～15mm 區(qū)間。其中7mm 的連接座,子板安裝高度要保證比SOM5897 模塊的安裝高度要低，才可滿足系統(tǒng)結構要求。

3.3 自定義總線控制器設計與實現(xiàn)

自定義總線控制器通過其自身數(shù)據(jù)下發(fā)與數(shù)據(jù)讀取實現(xiàn)從控制模塊FPGA 至測試模塊FPGA 的通信控制。按照實際系統(tǒng)運行需要，數(shù)據(jù)下發(fā)需要重點完成批量操作與單端口操作兩個主要環(huán)節(jié)。更進一步講，批量操作主要包括兩種情況，即模塊內部相同或不同的數(shù)據(jù)傳遞。然而在數(shù)據(jù)提取的過程中，F(xiàn)PGA 通信數(shù)據(jù)的下發(fā)和整合有時候會產(chǎn)生不一致性，二者會存在差異性，并不能一蹴而就。為此，在設計中，設計等待和中斷響應環(huán)節(jié)要重點對數(shù)據(jù)讀取工作下足功夫。

4 系統(tǒng)調試與分析

集成電路測試儀控制模塊主要包括控制板和底板兩個部分。其中，兩個硬件實物作為設計驗證平臺，集中在整個三層通信架構的設計。系統(tǒng)調試分析主要通過控制模塊基礎功能平臺測試、PCIe總線測試、信號同步電路測試及分析等三部分展開。

4.1 控制模塊基礎功能平臺測試

控制模塊設計首要任務要針對整個測試可操作的系統(tǒng)的硬件平臺。在可訪問搭建于模塊電腦的系統(tǒng)中，能夠實現(xiàn)各個接口訪問，從而確保整個控制模塊最基本功能予以實現(xiàn)?？傊?，控制模塊基礎功能平臺測試是整個模塊功能驗證的基礎。

4.2 PCIe總線測試

PCIe 是集成電路測試儀控制模塊中負責通信的關鍵組件，能夠實現(xiàn)對FPGA 數(shù)據(jù)的傳輸與存儲。對該板塊的測試功能進行劃分，主要包括以下內容：寄存器單端口寫入讀取測試、DMA 對 DDR 的批量讀寫測試。系統(tǒng)可以通過WinDriver 開發(fā)工具開發(fā)PCIe 總線的計算機驅動程序對PCIe 總線的訪問。在測試過程中，如若PCIe板卡不能被驅動識別或者被錯誤識別，此時具有驅動程序的API 接口就不能樹立完成掃描。只有被正確識別后，PCIe 設備內部寄存器才能被初始化，軟件中對應的板卡與端口才可被識別。

4.3 信號同步電路測試及分析

作為集成電路系統(tǒng)中一項不可或缺的內容，信號同步電路在集成電路中發(fā)揮著作用。鑒于基礎信號優(yōu)劣質量對后端輸出以及測試信號的質量有著直接關系，并且會對邊沿定位精度產(chǎn)生決定性作用。信號同步電路測試及分析主要包含時鐘抖動分析、時鐘同步分析等。

5 小結

鑒于當前集成電路參數(shù)項目日漸繁雜，對其所匹配的測試機功能模塊的需求日漸迫切。比如占空比、時間、溫度頻率等因素。集成電路信號精度的提升對測試設備的測試精度方面提出更高要求。例如，對測試機的相位精度要求提升至 0.25%。在不久，集成電路將朝著高頻方向邁進。它將出現(xiàn)更多引腳數(shù)，設計更為復雜。這一趨勢對集成電路測試系統(tǒng)的要求會更高。在通信架構基礎上，要找出通信模式的主要瓶頸，并設計并出更為高效的設計優(yōu)化方案以此來提升整個通信架構速率，全面推進集成電路產(chǎn)業(yè)的健康、高效發(fā)展。