基于FPGA的頻分復(fù)用信號性能測試

王舒冰

（中國電子科技集團(tuán)公司第三十八研究所 安徽省合肥市 230088）

FDM 是一種高速的數(shù)據(jù)傳輸方式，其將傳輸帶寬劃分為多個(gè)子頻帶對信號進(jìn)行并行傳輸，從而實(shí)現(xiàn)多通道的帶寬資源共享[1]。FDM 技術(shù)由于具有頻譜利用率高、傳輸速度快、抗干擾性強(qiáng)等特點(diǎn)，被廣泛應(yīng)用在通信系統(tǒng)中[2]?；贔PGA 實(shí)現(xiàn)FDM 信號的產(chǎn)生和測試，對FDM 信號在數(shù)字陣列雷達(dá)雷達(dá)系統(tǒng)中應(yīng)用具有重要的指導(dǎo)意義。本文利用FPGA 芯片產(chǎn)生FDM 信號，并通過DA 芯片轉(zhuǎn)成模擬信號輸出，再通過AD 芯片采樣并在FPGA 中解調(diào)到基帶信號，最后在Matlab 中恢復(fù)出兩個(gè)頻率不同的信號，評估頻分復(fù)用信號在數(shù)字收發(fā)中的可行性。

1 收發(fā)電路設(shè)計(jì)

FDM 信號的發(fā)射主要包括數(shù)字FDM 信號合成、數(shù)字上變頻（DUC）和數(shù)模轉(zhuǎn)換等處理。FDM 信號的數(shù)字化接收主要經(jīng)過模數(shù)轉(zhuǎn)換、數(shù)字下變頻（DDC）和數(shù)字FDM 分離等過程。對于FDM信號數(shù)字化接收設(shè)計(jì)，數(shù)字正交解調(diào)采用軟件無線電架構(gòu)[3]，接收到的中頻模擬信號通過ADC 進(jìn)行采樣、量化和編碼，形成數(shù)字中頻信號，完成模數(shù)轉(zhuǎn)換。數(shù)字中頻信號與數(shù)字控制振蕩器（NCO）產(chǎn)生的同相分量和正交分量分別相乘后再分別進(jìn)行低通濾波，形成基帶I、Q 數(shù)據(jù)，這個(gè)過程也稱為DDC。本實(shí)驗(yàn)采用帶通采樣原理，采樣時(shí)鐘頻率為960MHz，模擬中頻頻率為720MHz，根據(jù)帶通采樣定理分析，當(dāng)模擬中頻頻率f0與采樣時(shí)鐘頻率fs，滿足公式（1）時(shí)為最佳采樣。其中，B 為信號帶寬，n 為整數(shù)（0,1,2,3…）。

當(dāng)滿足最佳采樣時(shí)，傳統(tǒng)的DDC 和DUC 模塊中的NCO 可以用(1,0,-1,0...)或(0,1,0,-1…)序列所替代，由于數(shù)據(jù)序列一半為零，正交解調(diào)過程簡化為加減運(yùn)算，可以大量節(jié)省FPGA 中的乘法器資源。

實(shí)現(xiàn)數(shù)字FDM 信號分離的一種高效方式是采用數(shù)字信道化架構(gòu)，也就是采用“濾波器組+IFFT”的架構(gòu)。數(shù)字信道化架構(gòu)的使用具有很大的限制，該架構(gòu)要求相鄰子信道間隔必須為子信道數(shù)據(jù)速率的整數(shù)倍。那么對于子信道間隔與子信道數(shù)據(jù)速率為分?jǐn)?shù)倍的系統(tǒng)，則需要使用多個(gè)“NCO+數(shù)字濾波器”來實(shí)現(xiàn)FDM 信號的分離。

本實(shí)驗(yàn)采用FPGA+高速DAC +高速ADC 的方案來實(shí)現(xiàn)FDM信號的數(shù)字收發(fā)，電路組成框圖如圖1 所示。FPGA 與DAC 和ADC 芯片之間的接口，采用JEDS204B 協(xié)議接口。FPGA 完成高速數(shù)據(jù)流的產(chǎn)生，通過204B 協(xié)議將數(shù)據(jù)流輸出到DAC；ADC 完成高速數(shù)據(jù)采集，數(shù)據(jù)通過204B 協(xié)議傳輸?shù)紽PGA。ADC 選用ADI公司的AD9680 芯片，量化位數(shù)為14bit，最高采樣率為1Gsps；DAC 選用ADI 公司的AD9154 芯片，最大轉(zhuǎn)換率為2.4Gsps，量化精度為16bit。FPGA 使用Altera 公司的10AX090U3F45I2SG。

2 性能測試

基于上述數(shù)字收發(fā)的電路設(shè)計(jì)，在FPGA 中同時(shí)產(chǎn)生兩個(gè)中心頻率不同的線性調(diào)頻信號，波形參數(shù)如表1 所示。將兩種波形在時(shí)域相加合成基帶FDM 數(shù)字信號，經(jīng)混頻后得到中頻FDM 數(shù)字信號，將中頻FDM 數(shù)字信號送至DA 芯片中產(chǎn)生中頻FDM 模擬信號，經(jīng)過射頻電纜傳輸至AD 芯片進(jìn)行中頻采樣。被采樣信號經(jīng)過解調(diào)后，進(jìn)入兩路解調(diào)濾波支路得到兩路基帶IQ 數(shù)據(jù)，用FPGA 中的邏輯分析儀Signal Tap 將兩路數(shù)據(jù)采集保存，導(dǎo)出至Matlab 中進(jìn)行分析。信號處理流程框圖如圖2 所示。

按照上述的信號處理流程，對FDM 信號進(jìn)行性能測試。圖3 給出了基帶FDM 信號的時(shí)域特性和頻譜特性。由圖可見，實(shí)際波形參數(shù)與表1 中的預(yù)設(shè)參數(shù)是一致的。由DA 芯片發(fā)出的中頻FDM 信號的時(shí)域特性和頻域特性如圖4 所示。從圖4 可以看出，已將基帶信號調(diào)制到720MHz，但信號帶寬和脈寬沒有發(fā)生變化。在Matlab 中對接收到的兩路基帶數(shù)據(jù)分別進(jìn)行處理，處理結(jié)果如圖5 所示?？梢娀謴?fù)出的兩路基帶信號的時(shí)域特性和頻譜特性與FPGA 產(chǎn)生的FDM 基帶信號是一致的，說明從FPGA 產(chǎn)生的FDM信號中可以有效恢復(fù)出各個(gè)頻段信號。

表1：波形參數(shù)

圖1：電路組成框圖

圖2：信號處理流程框圖

圖3：基帶FDM 信號情況

圖4：中頻FDM 信號情況

圖5：接收信號情況

3 結(jié)束語

本文基于FPGA 產(chǎn)生了FDM 信號，并對該信號進(jìn)行閉環(huán)采集分析。分析結(jié)果表明，從DA 芯片發(fā)出的中頻FDM 信號中可以有效恢復(fù)出FDM 信號中各頻段信號，說明基于FPGA 可以產(chǎn)生FDM信號，并能對FDM 信號進(jìn)行有效接收。因此可以將FDM 信號應(yīng)用于實(shí)際的數(shù)字陣列雷達(dá)系統(tǒng)中，提高數(shù)字陣列雷達(dá)系統(tǒng)的傳輸速率和抗干擾能力。