面向微處理器核的片上老化檢測(cè)模塊設(shè)計(jì)*

劉 帥,虞致國(guó),洪廣偉,顧曉峰

(江南大學(xué) 物聯(lián)網(wǎng)技術(shù)應(yīng)用教育部工程研究中心 電子工程系,江蘇 無(wú)錫 214122)

0 引 言

集成電路工藝特征尺寸的縮小和集成度的提高導(dǎo)致器件特征對(duì)缺陷的敏感度顯著增加,從而給電路的可靠性帶來(lái)了嚴(yán)峻的挑戰(zhàn),電路老化已成為影響其可靠性和性能的一個(gè)重要瓶頸。負(fù)偏壓溫度不穩(wěn)定性(negative bias temperature instability,NBTI)效應(yīng)是一種主要作用于PMOS晶體管的老化效應(yīng)[1],導(dǎo)致晶體管的閾值電壓增大、驅(qū)動(dòng)電流減少,使PMOS管的導(dǎo)通時(shí)間延長(zhǎng),最終導(dǎo)致電路路徑延遲增大[2]。

對(duì)于微處理器核,由于NBTI效應(yīng)的存在,導(dǎo)致數(shù)據(jù)通路的延時(shí)增加[3],使觸發(fā)器不能保證正確的建立時(shí)間,無(wú)法完成相應(yīng)的功能,直接導(dǎo)致微處理器核的功能失效。目前,針對(duì)NBTI效應(yīng)導(dǎo)致電路老化的研究工作有兩類(lèi),一類(lèi)是在芯片的設(shè)計(jì)階段,對(duì)NBTI效應(yīng)進(jìn)行理論分析和驗(yàn)證[4],指導(dǎo)芯片的設(shè)計(jì)工作；另一種則是在流片后,在芯片使用階段對(duì)NBTI效應(yīng)進(jìn)行在線(xiàn)防護(hù),采用片上檢測(cè)器模塊對(duì)電路進(jìn)行檢測(cè)[5]。然而,目前大多數(shù)研究是對(duì)電路老化的檢測(cè),判斷電路是否進(jìn)入老化狀態(tài),并不能細(xì)粒度地反映出電路老化程度。

針對(duì)上述問(wèn)題,本文設(shè)計(jì)了一種NBTI效應(yīng)的檢測(cè)電路,能夠分別檢測(cè)出處理器核不同關(guān)鍵電路的老化延時(shí)信息,準(zhǔn)確地評(píng)估電路的老化程度,提供細(xì)粒度的防護(hù)信息。

1 NBTI效應(yīng)的機(jī)理

目前,主要使用反應(yīng)—擴(kuò)散模型來(lái)解釋NBTI效應(yīng)的原理[6]。對(duì)于NBTI效應(yīng)而言,根據(jù)柵源電壓的不同,可將其分為兩個(gè)階段：受壓階段和恢復(fù)階段。在受壓階段,PMOS的柵源電壓處于負(fù)偏置狀態(tài),經(jīng)歷一段時(shí)間的受壓狀態(tài)以后,會(huì)導(dǎo)致作用力較弱的Si-H鍵發(fā)生斷裂,導(dǎo)致溝道內(nèi)的氫原子不斷增加,最終使得PMOS管的閾值電壓不斷升高[7,8]。這也是NBTI效應(yīng)使電路發(fā)生老化的原因所在。

在恢復(fù)階段,其和受壓階段屬于相對(duì)的情況。此時(shí),PMOS的柵源電壓處于正偏置狀態(tài),之前由于負(fù)偏置狀態(tài)形成的氫離子和硅離子會(huì)重新結(jié)合形成Si-H鍵,隨著時(shí)間的推移,溝道中的氫原子不斷減少,PMOS管的閾值電壓會(huì)得到恢復(fù)[9],使得電路的NBTI效應(yīng)緩解。

2 延時(shí)檢測(cè)模塊的整體結(jié)構(gòu)設(shè)計(jì)

如圖1所示,延時(shí)檢測(cè)模塊主要由老化探測(cè)模塊、老化測(cè)量模塊、多路復(fù)用器模塊、控制模塊構(gòu)成,老化探測(cè)模塊嵌入到處理器的每條關(guān)鍵路徑的末端的觸發(fā)器中。捕獲處理器運(yùn)行時(shí)信號(hào)跳變信息,轉(zhuǎn)換成脈沖信號(hào)。接下來(lái),脈沖信號(hào)被輸送到老化測(cè)量模塊測(cè)量脈沖寬度,由脈沖信號(hào)的寬度反映路徑的實(shí)際時(shí)間裕量。多路復(fù)用器模塊來(lái)選擇不同的關(guān)鍵路徑脈沖信號(hào)輸入到測(cè)量模塊。同時(shí),為減少功耗的開(kāi)銷(xiāo),使用控制模塊控制探測(cè)模塊及測(cè)量模塊的開(kāi)啟與關(guān)閉。

圖1 NBTI檢測(cè)電路結(jié)構(gòu)

為了節(jié)省電路的面積開(kāi)銷(xiāo),保證低功耗的要求,所有的老化探測(cè)模塊共用同一個(gè)老化測(cè)量模塊。同時(shí),如果多條待測(cè)路徑以同一個(gè)觸發(fā)器為結(jié)束點(diǎn),其可共用同一個(gè)老化探測(cè)模塊。

3 片上檢測(cè)模塊各子模塊的具體設(shè)計(jì)

3.1 老化探測(cè)模塊設(shè)計(jì)

如圖2所示,老化探測(cè)模塊由一個(gè)鎖存器、兩個(gè)非門(mén)及兩個(gè)NAND門(mén)組成。該模塊嵌入到關(guān)鍵路徑的D觸發(fā)器中,鎖存器不僅能夠在模塊探測(cè)路徑翻轉(zhuǎn)信號(hào),還能避免毛刺的影響。

圖2 老化探測(cè)模塊原理

當(dāng)使能信號(hào)EN為1,整個(gè)電路進(jìn)行工作。信號(hào)D為關(guān)鍵路徑上時(shí)序信息,通過(guò)老化探測(cè)模塊以后,分別得到Sig2,Sig1信號(hào),然后與老化測(cè)量模塊中的第三個(gè)與非門(mén)生成脈沖信號(hào)Pluses。當(dāng)不需要探測(cè)的時(shí)候,可以將EN設(shè)為0關(guān)閉探測(cè)模塊。如圖3所示,使能信號(hào)開(kāi)啟時(shí),老化探測(cè)模塊開(kāi)始工作。在CLK=0時(shí),即為低電平信號(hào)時(shí),信號(hào)D上的信息變換通過(guò)主鎖存器,使得Q1端的信號(hào)變化,這個(gè)變化最終會(huì)導(dǎo)致Q2輸出發(fā)生轉(zhuǎn)換。其模塊中的兩個(gè)NAND門(mén)與測(cè)量模塊的另一個(gè)NAND門(mén)構(gòu)成異或門(mén),捕獲到0—1或者1—0的翻轉(zhuǎn)信號(hào)并生成脈沖信號(hào)。

圖3 老化探測(cè)模塊時(shí)序

假設(shè)路徑的時(shí)間裕量t為D轉(zhuǎn)換到達(dá)時(shí)間與時(shí)鐘上升沿之間的時(shí)間差。但是在探測(cè)器模塊實(shí)際產(chǎn)生的脈沖寬度為t+T/2,這是因?yàn)镹AND門(mén)的脈沖寬度由Q1 轉(zhuǎn)換和Q2轉(zhuǎn)換之間的時(shí)間差確定,而兩者之間存在鎖存延遲,因此有T/2個(gè)周期被加入到脈沖寬度中。實(shí)際的脈沖寬度需要減去加入的半個(gè)周期。

3.2 老化測(cè)量模塊設(shè)計(jì)

本文設(shè)計(jì)了混合模型的老化檢測(cè)結(jié)構(gòu),結(jié)合合了環(huán)形振蕩器結(jié)構(gòu)和延遲線(xiàn)結(jié)構(gòu)的優(yōu)點(diǎn),由多路復(fù)用器,延遲線(xiàn)模塊,環(huán)形振蕩器模塊以及N位計(jì)數(shù)器模塊組成,如圖4所示。其面積開(kāi)銷(xiāo)比單純的延遲線(xiàn)型檢測(cè)器結(jié)構(gòu)小。

圖4 老化測(cè)量模塊

由于老化測(cè)量模塊僅有一個(gè)。因此,要測(cè)量多條路徑的具體延遲,兩個(gè)多路復(fù)用器是必要的,其分別連接到每個(gè)老化探測(cè)模塊的輸出端Sig1,Sig2。多路復(fù)用器模塊選擇不同Sig1與Sig2的組合,通過(guò)老化延時(shí)測(cè)量模塊的與非門(mén)NAND3,形成不同關(guān)鍵路徑的脈沖信號(hào)。將形成的脈沖信號(hào)輸入帶延遲線(xiàn)模塊以及環(huán)形振蕩器模塊,通過(guò)計(jì)數(shù)器模塊的輸出數(shù)據(jù),測(cè)量出脈沖的實(shí)際寬度,也就是路徑的時(shí)間裕量,從而反映出電路的實(shí)際老化狀態(tài)。其波形圖如圖5所示。

圖5 老化測(cè)量模塊波形

當(dāng)使能信號(hào)有效時(shí),老化測(cè)量模塊進(jìn)入工作狀態(tài)。脈沖信號(hào)通過(guò)老化測(cè)量模塊以及延遲線(xiàn)模塊,根據(jù)計(jì)數(shù)器輸出經(jīng)過(guò)的環(huán)形振蕩器的周期數(shù),來(lái)計(jì)算脈沖的寬度,計(jì)算公式如下

width=N1×Tdelay+k×TRO-N2×Tdelay

=k×TRO+(N1-N2)×Tdelay

(1)

式中k為脈沖信號(hào)到來(lái)環(huán)形振蕩器經(jīng)過(guò)的周期數(shù),TRO為環(huán)形振蕩器的周期,Tdelay為延遲線(xiàn)的周期,N1為延遲線(xiàn)模塊在脈沖信號(hào)到達(dá)之后由低電平轉(zhuǎn)換為高電平時(shí)環(huán)形振蕩器的周期數(shù),同樣,N2為有高電平轉(zhuǎn)換為低電平環(huán)形振蕩器的周期數(shù)。

3.3 改進(jìn)型環(huán)形振蕩器結(jié)構(gòu)

環(huán)形振蕩器由奇數(shù)個(gè)非門(mén)組成,其震蕩周期為T(mén)=2Ntdelay,其中N為非門(mén)的個(gè)數(shù),tdelay為每個(gè)非門(mén)的傳輸延遲時(shí)間。改變電路中非門(mén)的數(shù)量即可以改變電路的振蕩頻率。

然而,傳統(tǒng)的環(huán)形振蕩器模塊采用模擬的方法設(shè)計(jì)[10],或者采用數(shù)字的方法采用非門(mén)串聯(lián),在綜合時(shí),奇數(shù)個(gè)非門(mén)的級(jí)聯(lián)可能會(huì)被綜合成一個(gè)非門(mén),偶數(shù)個(gè)非門(mén)的級(jí)聯(lián)被綜合成一個(gè)緩沖,很難保證完成相應(yīng)的工作要求。因此,本文采用了一種改進(jìn)型的環(huán)形振蕩器結(jié)構(gòu),易于在EDA工具中綜合,并且,相比于傳統(tǒng)的方法,本文所采用的結(jié)構(gòu)更加的靈活,其結(jié)構(gòu)圖如圖6所示。

圖6 改進(jìn)型環(huán)形振蕩器結(jié)構(gòu)

為了保證正反饋的振蕩,傳統(tǒng)的非門(mén)級(jí)聯(lián)必須是奇數(shù)個(gè)。而本文所采用的改進(jìn)型環(huán)形振蕩器只需要保證第一個(gè)與非門(mén)起到反相作用,而其他的與門(mén)起到延時(shí)緩沖的作用。可以通過(guò)改變門(mén)的數(shù)量Out輸出端的震蕩頻率,不用受到必須為奇數(shù)個(gè)非門(mén)的限制,只需要第一個(gè)門(mén)得到正反饋就可以產(chǎn)生振蕩?？刂贫薊n[n:0]為振蕩使能信號(hào),當(dāng)其置高電平時(shí),與非門(mén)的輸入和輸出在緩沖級(jí)聯(lián)的反饋?zhàn)饔孟庐a(chǎn)生自激振蕩,環(huán)形振蕩器正常工作。

3.4 延遲線(xiàn)模塊設(shè)計(jì)

延遲線(xiàn)模塊的周期需大于環(huán)形振蕩器的周期,當(dāng)脈沖信號(hào)到來(lái)之前,延遲線(xiàn)模塊由低電平變成高電平(或由高電平變?yōu)榈碗娖?,這時(shí),可以通過(guò)環(huán)形振蕩器的周期作為基準(zhǔn),計(jì)算脈沖的實(shí)際寬度。其結(jié)構(gòu)圖如圖7所示。

圖7 延遲線(xiàn)模塊圖

目標(biāo)脈沖信號(hào)的上升沿到來(lái)時(shí),計(jì)數(shù)器開(kāi)始工作,當(dāng)計(jì)數(shù)器的計(jì)數(shù)值等于之前預(yù)置的需要延時(shí)值時(shí),延時(shí)信號(hào)置為高電平。此時(shí)計(jì)數(shù)器清零。當(dāng)目標(biāo)脈沖信號(hào)的下降沿到來(lái)時(shí),同樣地,在計(jì)數(shù)器的計(jì)數(shù)值等于延時(shí)值時(shí),延時(shí)信號(hào)置為低電平。這樣就完成了脈沖信號(hào)的延遲輸出。

4 實(shí)驗(yàn)結(jié)果

4.1 有效性分析

為了驗(yàn)證方法的有效性,在ISCAS基準(zhǔn)電路及OR1200核上進(jìn)行實(shí)驗(yàn)。通過(guò)PT(prime time)進(jìn)行靜態(tài)時(shí)序分析,靜態(tài)時(shí)序分析能夠準(zhǔn)確地得到電路的實(shí)際的時(shí)間裕量,通過(guò)與測(cè)量值進(jìn)行比較,可評(píng)估本方法的有效性。具體實(shí)驗(yàn)結(jié)果如表1所示。

表1 PT實(shí)際值及測(cè)量值

表1第一列為實(shí)驗(yàn)中在每個(gè)電路中所選取的關(guān)鍵路徑,第二列是該路徑通過(guò)PT測(cè)得該關(guān)鍵路徑的時(shí)間裕量,第三列是通過(guò)本文所設(shè)計(jì)的模塊得到的測(cè)量值。由表中數(shù)據(jù)可知,雖然測(cè)量值與實(shí)際的時(shí)間閾值存在細(xì)微的偏差,但總體精度均高于94 %。

4.2 面積開(kāi)銷(xiāo)

為了評(píng)估本文所設(shè)計(jì)模塊的面積開(kāi)銷(xiāo),使用Synopsys公司的Design Compiler綜合工具及65 nm標(biāo)準(zhǔn)單元庫(kù)上實(shí)驗(yàn),結(jié)果如表2所示。第一列為所采用的測(cè)試電路,第二列為通過(guò)綜合得到其的門(mén)數(shù)量,最后一列為檢測(cè)模塊在該測(cè)試模塊所占的面積開(kāi)銷(xiāo)。

表2 檢測(cè)模塊面積開(kāi)銷(xiāo)

表3顯示了本文所采用的混合結(jié)構(gòu)與單環(huán)形RO模型和延遲線(xiàn)模型的對(duì)比情況。單環(huán)形RO模型具有很好的面積開(kāi)銷(xiāo),但其有一個(gè)顯著的不足就是精度比較低,測(cè)試所需時(shí)間較長(zhǎng)。而延時(shí)線(xiàn)模型雖然具有較高的測(cè)試精度,但其是以犧牲面積開(kāi)銷(xiāo)為代價(jià)的。本文設(shè)計(jì)的混合模型很好地結(jié)合了兩者的優(yōu)點(diǎn)。

表3 幾種老化檢測(cè)模塊的比較

5 結(jié)束語(yǔ)

本文設(shè)計(jì)了一種混合結(jié)構(gòu)檢測(cè)模塊,包括集成到多個(gè)關(guān)鍵路徑上的老化延時(shí)探測(cè)模塊及一個(gè)共用的老化測(cè)量模塊,用于監(jiān)控功能路徑上的信號(hào)轉(zhuǎn)換,然后精確地測(cè)量實(shí)際的時(shí)間裕量(即路徑延遲),并將其轉(zhuǎn)換為數(shù)字值。該模塊能夠在片上實(shí)現(xiàn)對(duì)時(shí)間裕量的實(shí)時(shí)測(cè)量,為老化防護(hù)提供細(xì)粒度的信息。實(shí)驗(yàn)表明,其測(cè)量精度可達(dá)到94 %以上,滿(mǎn)足了微處理器核老化延時(shí)的測(cè)量要求。