更新六大技術(shù)支柱英特爾賦予10nm新含義

張心怡

在8月13日舉辦的2020架構(gòu)日上，，英特爾發(fā)布了長達(dá)233頁的技術(shù)更新，覆蓋制程、封裝、架構(gòu)、軟件等“六大技術(shù)支柱”的方方面面。作為摩爾定律的提出者，英特爾一方面圍繞晶體管密度和性能，推動(dòng)摩爾定律在10nm以下的發(fā)展;另一方面，英特爾正在從晶體管"Reliance（依賴）'走向晶體管"Resilient（彈性）”，通過“六大技術(shù)支柱”，推動(dòng)計(jì)算性能在“后摩爾時(shí)代”持續(xù)增長，并形成了面向異構(gòu)計(jì)算時(shí)代的整體交付能力，以更有效地應(yīng)對(duì)智能時(shí)代的計(jì)算挑戰(zhàn)。

制程工藝并未止步

英特爾提出了“PAO”發(fā)展模式，即通過制程、微架構(gòu)、優(yōu)化三種方式輪流推動(dòng)處理器性能的升級(jí)。

2007年，英特爾提出了“TickTock”（滴答）發(fā)展模式，通過制程演進(jìn)與微架構(gòu)更新，輪換推動(dòng)處理器性能提升。在2016年，英特爾將“TickTock”調(diào)整為“PAO"，即通過制程、微架構(gòu)、優(yōu)化三種方式輪流推動(dòng)處理器性能的升級(jí)。

在架構(gòu)日上，英特爾發(fā)布了Superfin技術(shù)。作為FinFet（鰭式場效應(yīng)晶體管）的增強(qiáng)版本，Superfin屬于“O”的范疇，是針對(duì)10nm的晶體管強(qiáng)化工藝。雖然沒有用“10nm+”來命名，但Superfin對(duì)于10nm工藝的提升超過15%，包括更高的驅(qū)動(dòng)電流、通道遷移率，以及更好的芯片互聯(lián)性等。

英特爾院士RuthBrain表示，Super-fin實(shí)現(xiàn)了英特爾史上最強(qiáng)大的單節(jié)點(diǎn)內(nèi)性能增強(qiáng)，其提升程度可媲美全節(jié)點(diǎn)轉(zhuǎn)換。

在10nmSuperfin之后，英特爾還將推出10nm增強(qiáng)型Superfin技術(shù)，進(jìn)一步提升芯片性能和互聯(lián)能力，并針對(duì)數(shù)據(jù)中心場景進(jìn)行進(jìn)一步的優(yōu)化。

1OnmSuperfin的性能將達(dá)到何種程度，也引起了業(yè)內(nèi)的廣泛討論。隨著制程進(jìn)入14nm以內(nèi)，摩爾定律的實(shí)現(xiàn)越來越難，逐漸逼近物理極限。即便晶體管密度提升幅度不足一倍，也冠以新的制程節(jié)點(diǎn)，已經(jīng)成為許多代工廠商的選擇，這也讓節(jié)點(diǎn)命名越來越具備市場營銷的色彩。

但是，在10nm及以下，英特爾仍在遵循摩爾定律的硬性指標(biāo)。其10nm節(jié)點(diǎn)的晶體管密度達(dá)到每平方毫米內(nèi)包含超過1億個(gè)晶體管，是14nm節(jié)點(diǎn)的2.7倍。在晶體管密度、鰭片間距、柵極間距等指標(biāo)上，英特爾10nm已經(jīng)超過了臺(tái)積電、三星的7nm制程。

如果Superfin的性能，能堪比全節(jié)點(diǎn)的轉(zhuǎn)換，那么在10nm指標(biāo)能夠?qū)?biāo)友商7nm的基礎(chǔ)上，Superfin能否對(duì)標(biāo)友商7nm工藝的增強(qiáng)版甚至更先進(jìn)的工藝節(jié)點(diǎn)，不免令人浮想聯(lián)翩。當(dāng)然，制程工藝的先進(jìn)性必須在產(chǎn)品中得到驗(yàn)證。英特爾的下一代處理器TigerLake（“虎湖”），將成為首個(gè)采用10nmSuperfin的處理器。目前該處理器已經(jīng)投產(chǎn)，預(yù)計(jì)OEM采用Ti一gerLake設(shè)計(jì)的產(chǎn)品將在今年之內(nèi)上市。而10nm增強(qiáng)型技術(shù)，也將在下一代至強(qiáng)可擴(kuò)展處理器中得到驗(yàn)證。

從晶體管“依賴”走向晶體管“彈性”

隨著制程微縮逼近極限，如何在“后摩爾時(shí)代”延續(xù)計(jì)算能力指數(shù)級(jí)增長，成為半導(dǎo)體產(chǎn)業(yè)的重要課題。

無論是增加晶體管數(shù)量還是提升晶體管性能，都屬于制程工藝的范疇，代表著英特爾繼續(xù)追隨摩爾定律的決心。與此同時(shí)，隨著制程微縮逼近極限，如何在“后摩爾時(shí)代”延續(xù)計(jì)算能力的指數(shù)級(jí)增長，成為半導(dǎo)體產(chǎn)業(yè)的重要課題。

在架構(gòu)日上，英特爾首席架構(gòu)師Raja Koduri提到了“Transistor?Resilient（晶體管彈性）”的概念。簡單來說，這是一一個(gè)完全依賴晶體管的產(chǎn)品開發(fā)策略，通過架構(gòu)、封裝、軟件等技術(shù)的“組合拳”，實(shí)現(xiàn)產(chǎn)品性能的提升。

架構(gòu)是硬件設(shè)計(jì)的基礎(chǔ)，對(duì)處理器的性能和功耗表現(xiàn)起到?jīng)Q定性作用。本次架構(gòu)日，英特爾發(fā)布了下一代微架構(gòu)“Wil-low Cove”。為滿足下游客戶的多樣化需求，Willow?Cove提供了更大的動(dòng)態(tài)范圍。相比上一代架構(gòu)SunnyCove，Wil-low Cove可以用更低的電壓達(dá)到同樣的主頻，在提高電壓的情況下，可以達(dá)到5GHz左右的最高主頻，滿足創(chuàng)意工作者、游戲愛好者對(duì)生產(chǎn)力的不同需求。

同樣在架構(gòu)日亮相的，還有英特爾的GPU架構(gòu)Xe，這也是繼1998年推出的i740之后，英特爾再度進(jìn)軍獨(dú)顯市場。Xe提供LP、HP、HPG、HPC四種微架構(gòu)。LP針對(duì)PC和移動(dòng)計(jì)算平臺(tái)等功耗敏感場景，擁有96組EU單元，與WillowCove類似，IP可以通過加高電壓獲得1.8GHz甚至更高的主頻，提供更強(qiáng)的輸出功率。

目前，基于LP架構(gòu)的獨(dú)顯產(chǎn)品“DG1”已經(jīng)實(shí)現(xiàn)量產(chǎn)。HP版本面向數(shù)據(jù)中心級(jí)、機(jī)架級(jí)場景所需的媒體性能，基于英特爾EMIB技術(shù)，HP能夠在單封裝中提供千萬億浮點(diǎn)運(yùn)算規(guī)模的AI性能和機(jī)架級(jí)的媒體性能，首款產(chǎn)品已經(jīng)向數(shù)據(jù)中心客戶出樣。HPG面向游戲領(lǐng)域，基于GDDR6的新內(nèi)存子系統(tǒng)提高性價(jià)比，并具備當(dāng)前熱門的光線跟蹤能力。HPC架構(gòu)則針對(duì)高性能計(jì)算領(lǐng)域，滿足大規(guī)模的集成部署需要。

硬件能力的釋放，必須基于軟件的通信和調(diào)度。在Xe的設(shè)計(jì)理念中，英特爾強(qiáng)調(diào)了“軟件優(yōu)先”的原則，提升了GPU的編譯和驅(qū)動(dòng)效率，實(shí)現(xiàn)了GPU根據(jù)用戶配置進(jìn)行性能優(yōu)化以及可變頻率著色、即時(shí)游戲調(diào)整、感知自適應(yīng)游戲銳化等功能，讓GPU能夠更好地滿足3D、媒體、顯示、計(jì)算等不同工作負(fù)載的計(jì)算需求。

先進(jìn)封裝向來被視為摩爾定律的“救星”，在不依賴工藝縮小的前提下，先進(jìn)封裝可以繼續(xù)提升芯片的系統(tǒng)集成度。芯片的連接觸電密度、單比特功耗、擴(kuò)展性，是英特爾發(fā)展先進(jìn)制程的主要指標(biāo)。目前，英特爾已經(jīng)形成了2.5D封裝EMIB、3D封裝Foveros，以及混合2D和3D封裝的Co-EMIB等先進(jìn)封裝方案。在架構(gòu)日，英特爾發(fā)布了“混合結(jié)合”技術(shù)，能夠加速實(shí)現(xiàn)10微米及以下的凸點(diǎn)間距，較Fovreros25-50微米的凸點(diǎn)間距有明顯提升，并優(yōu)化了互連密度、帶寬和功率表現(xiàn)，進(jìn)一步提升芯片系統(tǒng)的計(jì)算效能。