針對壓電式加速度計的低噪聲數(shù)據(jù)采集系統(tǒng)設(shè)計

郭世旭，朱錳琪，田皓文，趙 鵬，王月兵

(中國計量大學(xué)計量測試工程學(xué)院,浙江杭州 310018)

0 引言

壓電式加速度傳感器憑借其測量頻率寬、量程大、體積小、抗干擾能力強的優(yōu)點，已經(jīng)廣泛應(yīng)用于振動測量系統(tǒng)中[1]。傳統(tǒng)的壓電式加速度計可以看作是一個能產(chǎn)生電荷的高內(nèi)阻元件，但此電荷量較小，不能用一般的測量電路進行測量[2]。因一般測量電路輸入阻抗較小，影響測量結(jié)果。因此，對壓電式加速度傳感器采集電路的研究與硬件實現(xiàn)就顯得尤為重要[3]。

目前，壓電加速度計常用的采集設(shè)備為NI公司專門針對聲音與振動的采集板卡，再配合專用的前置放大器使用。如USB-4431，它具有4個模擬輸入通道，分辨率為24位，最高采樣率為102.4 ksps，輸入阻抗為200 kΩ，理論短路噪聲最小為55 μV@51.2 kHz，最大輸入峰值電壓為10 V，總諧波失真度為-84 dB，動態(tài)范圍為100 dB。相對于國內(nèi)一些采集系統(tǒng)性能較好，但存在著輸入阻抗較低，功耗與短路噪聲較大的缺點。

為提高壓電式加速度計傳輸信號的質(zhì)量，需對數(shù)據(jù)采集系統(tǒng)做相應(yīng)的改變與設(shè)計。目前，數(shù)據(jù)采集系統(tǒng)主要采用先放大再濾波，最后采樣量化的方式。當(dāng)系統(tǒng)要求分辨率很高時，基于傳統(tǒng)方法會遇到奈奎斯特采樣定律的瓶頸，因為模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換速度、通帶范圍等都會影響系統(tǒng)速度[4-5]。過采樣技術(shù)的使用雖然可以提升A/D轉(zhuǎn)換的整體性能與ADC的轉(zhuǎn)換精度，但也存在弊端，當(dāng)ADC采集微弱信號時，直接使用過采樣無法提高精度，而且由于信號幅值遠小于ADC輸入范圍，它的有效位數(shù)還會減小，使精度下降[6-7]。

本文設(shè)計了結(jié)合動態(tài)范圍大、性能參數(shù)優(yōu)越的∑-Δ型ADC和可編程增益放大器(PGA)的前端電路設(shè)計，運用了自動增益控制原理[8]。并設(shè)計了低噪聲高輸入阻抗前置放大器，實現(xiàn)輸入阻抗100 MΩ，動態(tài)范圍達到110 dB、通帶范圍達到55 kHz、采樣精度優(yōu)于0.1%的高動態(tài)范圍數(shù)據(jù)采集系統(tǒng)設(shè)計[9]。

1 設(shè)計方案

1.1 系統(tǒng)設(shè)計

采集系統(tǒng)的硬件結(jié)構(gòu)如圖1所示，信號調(diào)理電路將輸入信號進行阻抗匹配，自適應(yīng)放大、單端轉(zhuǎn)差分，最終由AD7768進行模數(shù)轉(zhuǎn)換。通過FPGA實現(xiàn)對AD7768的控制，并使用以太網(wǎng)將采集到的數(shù)據(jù)傳輸?shù)缴衔粰C，進行后續(xù)信號的處理分析。

圖1 硬件結(jié)構(gòu)圖

該套采集系統(tǒng)要實現(xiàn)高精度高動態(tài)范圍的目標(biāo)，對于器件選型、噪聲計算顯得尤為重要。該系統(tǒng)的輸入范圍為：-4.096～+4.096 V，若要達到動態(tài)范圍110 dB，則系統(tǒng)的噪聲均方根值為

(1)

式中Un為噪聲電壓。

計算得到Un≈9.15 mV。又因系統(tǒng)的通帶范圍f是55 kHz，可得噪聲密度(ND)為

(2)

1.2 關(guān)鍵器件選型

其次，經(jīng)過前級放大后的信號傳輸?shù)絇GA進行二級放大。而關(guān)于PGA芯片的選型，表1列出了幾種常見的程控放大器。

表1 常見的程控放大器

最后，關(guān)于模數(shù)轉(zhuǎn)換芯片的選型要考慮分辨率、采樣率、輸入通道數(shù)、輸入量程、動態(tài)范圍、功耗等，表2列出了幾種常見的∑-Δ型ADC芯片的性能指標(biāo)。

表2 常見的模數(shù)轉(zhuǎn)換芯片

AD7768的功耗遠小于ADS1278與AD7760，有利于在電池供電的環(huán)境下長時間工作。并且其動態(tài)范圍大于后者，采樣率為256 ksps、分辨率為24 bit，滿足了本次設(shè)計要求。除上述列出的性能之外，AD7768還自帶寬帶、低紋波濾波器，支持6種不同的抽取率，可以根據(jù)目標(biāo)帶寬靈活選用。此外，AD7768的阻帶衰減為105 dB，可提供陡峭的磚墻式頻率響應(yīng)，同時保持目標(biāo)信號不變，而將噪聲降至最低。

2 系統(tǒng)設(shè)計實現(xiàn)

2.1 信號調(diào)理電路

壓電型傳感器的輸出阻抗很大，在進行數(shù)據(jù)采集之前，需要進行阻抗變換與信號放大，否則輸入會衰減，通常后級電路的輸入阻抗需是傳感器輸出阻抗的100倍以上。而且整個采集系統(tǒng)的主要噪聲系數(shù)取決于前置放大器的噪聲系數(shù)，所能檢測到的最小信號也取決于前置放大器的噪聲[11-12]。因此在前級放大電路設(shè)計中，對ADA4625芯片運用同相電壓放大電路提高輸入阻抗。并利用ADA4625噪聲譜密度低的優(yōu)點，可對輸入信號進行一定倍數(shù)的放大，有利于減小后續(xù)電路噪聲對系統(tǒng)的影響[13]。前級放大電路如圖2所示。

圖2 前級放大電路

經(jīng)前級放大后的信號傳輸給PGA2311，由FPGA控制PGA2311實現(xiàn)自適應(yīng)放大，放大倍數(shù)范圍為-95.5～+35.5 dB，步長為0.5 dB。LTC6363將PGA2311放大后的信號轉(zhuǎn)換為差分信號，提供給AD7768的差分輸入端，進行模數(shù)轉(zhuǎn)換。信號調(diào)理電路整體結(jié)構(gòu)如圖3所示。

圖3 信號調(diào)理電路

2.2 AD7768與FPGA的接口電路

AD7768的模數(shù)轉(zhuǎn)換過程需要通過FPGA實現(xiàn)3種功耗模式的選擇、數(shù)字濾波器的選擇(如寬帶線性相位濾波器、sinc5濾波器等)，以及抽取率的選擇，以實現(xiàn)提高動態(tài)范圍和優(yōu)化噪聲性能的目的。對于PGA2311放大倍數(shù)的設(shè)置也由FPGA通過SPI總線來實現(xiàn)，其三者之間的接口電路如圖4所示。其中Reset為復(fù)位引腳，F(xiàn)PGA通過控制AD7768的Reset引腳維持2個MCLK周期的低電平實現(xiàn)軟件復(fù)位。 DRDY為數(shù)據(jù)就緒引腳，當(dāng)ADC數(shù)據(jù)轉(zhuǎn)換結(jié)束后，會產(chǎn)生一個維持28 ns的高電平信號，通知FPGA數(shù)據(jù)已經(jīng)轉(zhuǎn)換完成。DCLK時鐘線是數(shù)據(jù)轉(zhuǎn)換時鐘。OUT線為轉(zhuǎn)換數(shù)據(jù)輸出線，將AD7768轉(zhuǎn)換后的32位數(shù)據(jù)傳輸給FPGA。SDO、SDI、SCLK、CS線為SPI控制線，F(xiàn)PGA通過這幾條控制線實現(xiàn)對AD7768與PGA2311的信息通信。

圖4 接口電路

2.3 FPGA程序設(shè)計

FPGA程序作為主控制程序，其主要功能是對采樣信號的讀取與運算，并將處理后的數(shù)據(jù)通過以太網(wǎng)發(fā)送至上位機。具體程序流程圖如圖5所示。

圖5 程序流程圖

(1)初始化。初始化主要包括AD7768復(fù)位、AD7768寄存器初始化、以太網(wǎng)88E1111寄存器初始化以及閾值范圍的設(shè)置。重點是對AD7768各寄存器的配置，包括將工作模式配置為快速模式(采樣速率為128 ksps、55.4 kHz輸入帶寬、每通道功耗為51.5 mW)，控制模式配置為SPI控制、時鐘分配為1/4的MCLK、抽取率配置為64倍抽取、濾波器選擇為寬帶濾波器等。閾值范圍的設(shè)定：G=1，-8388608～+8388608；G=10，-838860～+838860；G=60，-83886～+83886。

(2)配置完AD7768的寄存器后，啟動AD7768進行采集，F(xiàn)PGA等待DRDY信號。若接收到DRDY信號，則FPGA讀取AD7768的轉(zhuǎn)換結(jié)果。

(3)在程序中根據(jù)采集到的轉(zhuǎn)換數(shù)據(jù)，判斷其在何閾值范圍內(nèi)，通過SPI控制PGA2311放大相應(yīng)的倍數(shù)。將放大后的信號再次傳輸給AD7768進行轉(zhuǎn)換，等待DRDY信號。

(4)當(dāng)FPGA再次接收到DRDY信號后，開始讀取放大后的信號，并將其通過以太網(wǎng)發(fā)送到上位機進行信號處理與波形顯示。

3 系統(tǒng)測試

3.1 系統(tǒng)采樣精度測量

實驗首先通過直流穩(wěn)壓源輸出被測直流電壓信號，并使用Agilent1252A型萬用表進行測量，作為對標(biāo)值。該萬用表測量直流的精度為0.025%，可以滿足對本次測量值進行對標(biāo)。接著AD7768采集系統(tǒng)對直流電壓信號進行讀取，測量結(jié)果如表3所示，結(jié)果表明AD7768采集系統(tǒng)采樣精度優(yōu)于0.1%，滿足本次設(shè)計要求。

表3 采樣精度

3.2 系統(tǒng)自噪聲測量

將采樣輸入通道短接并接在模擬地上，讀取此時采集的電壓值。實驗測得AD7768在中速模式下采樣率為128 ksps時的自噪聲，如圖6(a)所示。通過計算得AD7768采集系統(tǒng)自噪聲的均方根值基本維持在9 μV。NI采集卡采樣率在102.4 ksps時的自噪聲如圖6(b)所示。NI采集卡自噪聲的均方根值基本維持在60 μV。結(jié)果表明，本文設(shè)計的采集系統(tǒng)噪聲性能優(yōu)于NI采集卡[14-15]。

(a)AD7768采集系統(tǒng)自噪聲圖

(b)NI采集卡自噪聲圖圖6 系統(tǒng)自噪聲對比

在測得系統(tǒng)自噪聲的基礎(chǔ)下，進行功率譜密度分析，測量結(jié)果如圖7所示。從圖7觀察得AD7768采集系統(tǒng)的功率譜密度明顯優(yōu)于NI采集卡。在寬帶內(nèi)，本文設(shè)計的采集系統(tǒng)自噪聲要更低于NI采集卡的自噪聲。

圖7 自噪聲功率譜密度對比圖

3.3 系統(tǒng)動態(tài)范圍測量

計算采集系統(tǒng)的動態(tài)范圍，需要測量系統(tǒng)能感應(yīng)到的最小與最大電壓值。由3.2節(jié)測得的自噪聲可以代替最小電壓值，根據(jù)AD7768手冊給出最大量程為±4.096 V，但實際測得結(jié)果如圖8所示。通過對采集系統(tǒng)輸入頻率為1 kHz的正弦波，峰峰值逐漸增大，當(dāng)輸入的峰峰值大于±4 V時其波形出現(xiàn)失真，因此最大值取±4 V。

圖8 輸入峰峰值8 V采樣結(jié)果圖

通過軟件設(shè)置AD7768分別工作在快速模式和中速模式，并選用不同的采樣率。測量系統(tǒng)在不同采樣環(huán)境下的自噪聲與動態(tài)范圍，其測量結(jié)果如表4所示。

表4 不同工作模式下動態(tài)范圍

根據(jù)測量結(jié)果與采集系統(tǒng)性能要求，在快速模式工作下，采樣率為128 ksps時，整個采集系統(tǒng)的性能較符合壓電式加速度計的需求。

依據(jù)上述的測量方法，對NI采集卡的動態(tài)范圍進行測量。由3.2節(jié)可得，NI采集卡的最小測量值(自噪聲)為60 μV，而其所能測得的最大幅值電壓為10 V，通過式(1)計算得NI采集卡得動態(tài)范圍為101 dB，與本文設(shè)計的采集系統(tǒng)相比有所不足。

3.4 等效噪聲測量

采集系統(tǒng)運用在實際測量中的噪聲值也是該系統(tǒng)性能參數(shù)的重要部分。本文設(shè)計的采集系統(tǒng)與NI采集卡運用于壓電式加速度傳感器信號讀取，此時噪聲測量系統(tǒng)框圖如圖9所示[16]。

圖9 噪聲測量系統(tǒng)框圖

圖9中通過使用等效電容10 nF，代替壓電式加速度計將信號傳輸給前置放大電路，前置放大電路的放大倍數(shù)設(shè)置為1倍放大，采集系統(tǒng)對該信號進行轉(zhuǎn)換并在上位機上進行功率譜密度分析，分析結(jié)果如圖10所示。

圖10 等效噪聲功率譜密度圖

觀察圖10可得，當(dāng)系統(tǒng)輸入端接等效電容進行測量時，A/D采集系統(tǒng)在低頻與高頻處的噪聲要優(yōu)于NI采集卡，功率譜密度最大相差30 dB。

4 結(jié)束語

本文分析了壓電式加速度計對采集電路的要求，設(shè)計了基于AD7768高精度高動態(tài)范圍的采集系統(tǒng)。詳細(xì)闡述了硬件電路設(shè)計方法與軟件程序的設(shè)計思路，并與檢測聲音振動常用的USB4431采集卡進行了性能比較。經(jīng)測試驗證，該采集系統(tǒng)在輸入阻抗、采樣精度、自噪聲、動態(tài)范圍等幾方面都優(yōu)于USB4431

采集卡，且方便后續(xù)拓展為多通道測量電路，可穩(wěn)定可靠地應(yīng)用于壓電式加速度計對振動信號的測量。