基于砷化鎵基IPD 技術的低通濾波器設計*

唐子舜，邢孟江，侯 明，李小珍

（1.昆明理工大學 信息工程與自動化學院，云南 昆明 650500；2.昆明學院 信息技術學院，云南 昆明 650500）

0 引言

隨著當代半導體工藝與器件的日趨改善，得益于系統(tǒng)級封裝的集成架構與設計思路，當代雷達、通信、電子戰(zhàn)等微波系統(tǒng)朝著小型化、高密度集成、高可靠性依據(jù)低成本方向發(fā)展，因此對微波系統(tǒng)中器件與模塊提出了更高要求[1]。

在微波系統(tǒng)中，微波濾波器具有極其重要的作用。特別是其在射頻前端的應用，一個各項指標優(yōu)良的濾波器能夠直接影響整個微波系統(tǒng)的整體指標。而如今毫米波頻段的實際工程應用中，印制電路板（Printed Circuit Board，PCB）、低溫共燒陶瓷（Low Temperature Co-fired Ceramic，LTCC）、腔體的傳統(tǒng)工藝制造的濾波器在其相對尺寸、加工精度和量產一致性上，相對IPD 工藝都不具有優(yōu)勢，而IPD工藝在系統(tǒng)集成問題上更具有優(yōu)勢。因此，在毫米波濾波器中引入IPD 結構，使得濾波器更加小型化，有利于優(yōu)化濾波器的尺寸，得到較好的濾波器性能指標，是毫米波濾波器發(fā)展的一個重要方向。

砷化鎵（GaAs）作為第二代半導體材料，憑借極低的介質損耗（為萬分之一量級），在高功率傳輸領域具有優(yōu)異的物理性能等優(yōu)勢，廣泛應用于手機、無線局域網絡、光纖通信、衛(wèi)星通信、衛(wèi)星定位等領域。本文使用第二代半導體GaAs 作為襯底，可以制造出高Q值的電感[2]，實現(xiàn)高選擇性濾波器。此外，GaAs IPD 技術可以與晶背穿孔技術兼容，實現(xiàn)射頻接地和芯片三維疊層封裝設計。

本文根據(jù)IPD 工藝，在砷化鎵襯底的基礎上，研制了一款低通濾波器。該低通濾波器截止頻率為2.575 GHz，通帶內的插入損耗低于1.5 dB，回波損耗低于-20 dB，在阻帶對信號的衰減程度可以達到50 dB。對標美國mini-circuits 公司的一款陶瓷低通濾波器，在技術指標上能夠滿足相應的要求，同時大大縮小了尺寸。因此，該濾波器可以替代其在實際工程中應用。文獻[3]基于IPD 設計了一款功分器，模型大小為3.1 mm×1.1 mm；文獻[4]基于IPD 設計了一款定向耦合器，模型大小為3.60 mm×1.57 mm；文獻[5]基于IPD 設計了一款帶通濾波器，模型大小為1.04 mm×0.59 mm；文獻[6]基于IPD 設計可控帶通濾波器，模型大小為0.8 mm×0.988 mm；文獻[7]基于IPD 設計了一款混合濾波器設計，大小為2.0 mm×1.8 mm。本文整體尺寸僅為0.65 mm×0.72 mm×0.085 mm，并通過HFSS 建模仿真驗證了該設計的可行性。

1 濾波器理論與電路設計

本文采用橢圓函數(shù)型濾波器（Elliptic Filter），相對于巴特沃斯型濾波器（Butterworth Filter）和切比雪夫型濾波器（Chebyshev Filter），在通帶和阻帶具有更好的濾波特性，使其在截止頻率更為陡峭。根據(jù)設計要求，為了使其帶內紋波盡可能小，使其截止效果更好，設計濾波器的階數(shù)為7 階。在理論計算上，設計帶內紋波小于0.01 dB，帶外紋波衰減至30 dB。最終設計結果如圖1 所示，電路在先進設計系統(tǒng)（Advanced Design System，ADS）中的仿真結果如圖2 所示。

圖1 IPD 低通濾波器原理

圖2 低通濾波器ADS 仿真結果

圖1 中，電路元件值分別為：C1=0.77 pF、C2=0.32 pF、C3=1.31 pF、C4=1.86 pF、C5=1.12 pF、C6=1.50 pF、C7=0.20 pF、L1=3.55 nH、L2=1.75 nH、L3=1.75 nH。由圖2 結果可知，該電路完全達到了上述指標要求，即具有下一步建模仿真的條件。

2 IPD 工藝

集成無源器件（Integrated Passive Device，IPD）技術是實現(xiàn)三維集成和“超越摩爾”的關鍵技術之一。根據(jù)無源器件制作工藝的不同，制作技術可以分為3 類，分別為薄膜技術、低溫共燒陶瓷（LTCC）技術和基于高密度互連的電路板技術。將阻容的分離元件集成于多層介質板內，同時將濾波器、功分器、耦合器和天線等射頻無源器件也集成于基板內，是SiP 技術小型化和高性能的有效路徑之一[8-10]。

本文設計采用的是薄膜技術，使用的是砷化鎵為基的IPD 技術。該IPD 總體上分為6 層薄膜，工藝疊層示意圖如圖3 所示。各層材料如表1 所示，N1、N2、N3層采用Si3N4材料，PV 層采用聚酰亞胺材料，襯底為砷化鎵材料，M0層為金屬接地層使用金或銅為材料。

圖3 GaAs 襯底的IPD 工藝疊層示意

由圖3 可知各個層薄膜之間位置與厚度的關系。電感在N3層，采用平面螺旋形式實現(xiàn)。通過改變線圈的長度和圈數(shù)，調節(jié)電感的大小值。電容采用金屬平行板形式實現(xiàn)，跨越了N3、PV、N2這3 層。通過改變在各層的平面面積大小調節(jié)電容值的大小。其中，圓柱形為接地通孔連接N1層與M0層。

3 HFSS 建模與仿真

根據(jù)上述ADS 仿真結果分析可知，圖1 的電路是可行的。將上述7 階橢圓低通濾波器電路分為電容和電感，分別在上述IPD 工藝的基礎上構建三維模型。得到相應的仿真數(shù)值后，按照圖1 電路圖對電路進行整體建模，得到如圖4 所示的模型圖。圖4 中左右GND 為接地測試端，S 為源負載端。各個電路元件的布局也在其中標注。

按照ADS 中電路的設計要求可知：-3 dB 截止處頻率為2.56 GHz，帶內回波損耗大于26 dB，帶外抑制大于30 dB。根據(jù)上述要求和圖4 的整體布局建立三維模型，最終得到如圖5 所示的三維模型。

圖5模型的尺寸為650 μm×720 μm×85 μm，大大減小了濾波器的尺寸。經過調試仿真，最終得到如圖6 所示的仿真結果。

由圖6 可知，該低通濾波器-3 dB 截止頻率為2.575 GHz，通帶內的插入損耗低于1.5 dB，回波損耗低于-20 dB，帶外抑制達到了30 dB，在阻帶4～8 GHz 范圍內對信號的衰減程度可以達到50 dB。

圖4 HFSS 電路建模整體平面布局

圖5 IPD 低通濾波器的三維模型

圖6 HFSS 仿真結果

如圖7 所示，將ADS 仿真結果與HFSS 設計仿真進行對比可以發(fā)現(xiàn)，該方案的設計完全滿足相關設計指標的要求，進一步證明了該方案的可行性，為以后基于GaAs 襯底的IPD 工藝設計提供了一個設計思路。

圖7 HFSS 與ADS 仿真結果對比

4 結語

本文在GaAs 襯底的IPD 工藝基礎上設計了一款低通濾波器，通過橢圓函數(shù)型濾波器的電路基礎進行了ADS 仿真，得到了對標美國mini 公司的一款陶瓷型濾波器的設計指標。該低通濾波器截止頻率為2.575 GHz，通帶內的插入損耗低于1.5 dB，回波損耗低于-20 dB，在阻帶對信號的衰減程度可以達到50 dB。在該基礎上，在HFSS 軟件中進行三維模型的建立和相關調試仿真，得到了很好的技術指標，滿足實際設計的要求和使用，也為今后相關IPD 設計提供了相應幫助。