小數(shù)分頻鎖相環(huán)雜散抑制技術(shù)研究和應(yīng)用

馮躍輝

（中國電子科技集團公司第七研究所 廣東省廣州市 510310）

1 概述

隨著無線通信系統(tǒng)的發(fā)展，寬頻段和高跳速成為軟件無線電發(fā)展的主要方向，這對頻率合成器的無雜散頻率覆蓋、鎖定時間、功耗等提出了更苛刻的需求。小數(shù)分頻鎖相環(huán)可以在不改變參考時鐘頻率的前提下，增加輸出信號頻率范圍和分辨率，在對頻率步進和噪聲水平要求較高的應(yīng)用中可以大大簡化系統(tǒng)設(shè)計。小數(shù)雜散是小數(shù)分頻鎖相環(huán)應(yīng)用中的主要問題，有用信號頻帶內(nèi)的雜散會直接影響接收機靈敏度和發(fā)射機雜散性能。

本文在詳細分析小數(shù)環(huán)雜散產(chǎn)生機理的基礎(chǔ)上，提出了一種寬頻段覆蓋、快速頻率切換的雜散抑制方法，并設(shè)計了硬件電路和雜散抑制算法，經(jīng)實測驗證達到了良好的實用效果。

2 實現(xiàn)原理

2.1 小數(shù)環(huán)工作原理

小數(shù)環(huán)功能框圖如圖1 所示。參考時鐘Fref 經(jīng)R 分頻器后，產(chǎn)生鑒相器參考信號Fpd=Fref/R，VCO 輸出信號經(jīng)N 分頻器后產(chǎn)生鑒相器輸入信號Fp=Fvco/N，鑒相器輸出Fpf 和Fp 的累加相位差Pd，Pd 經(jīng)環(huán)路濾波后驅(qū)動電荷泵產(chǎn)生VCO 控制電壓vc，VCO 在控制電壓vc 的驅(qū)動下調(diào)整輸出頻率直至F1=F2。當(dāng)環(huán)路鎖定時，Pd 為0，鎖相環(huán)輸出頻率Fout 和參考時鐘Fref 關(guān)系為Fout×K/N=Fref/R。小數(shù)鎖相環(huán)的N 由整數(shù)部分和小數(shù)部分組成，即N=Ninteger+Nfractional。

N 分頻器由雙模整數(shù)分頻器、相位累加器和脈沖扣除電路組成。分頻值為N=Nint+Frac，Nint 為整數(shù)部分，Nfrac=Num/Den 為小數(shù)部分，其中Num 為小數(shù)分子，Den 為小數(shù)部分分母。小數(shù)分頻器的實現(xiàn)過程如下。N 分頻器構(gòu)建一個Nint 分頻器和Nint+1 分頻器。初始狀態(tài)時，分頻器工作在Nint分頻器狀態(tài)下，相位累加器的值為0。然后每個鑒相周期Tpd 將累加器的值與Num/Den 做一次累加，當(dāng)累加器溢出時產(chǎn)生一個持續(xù)時間為Tpd 的脈沖，此脈沖被用作雙模整數(shù)分頻器的切換開關(guān)。這樣在前Den-num 個鑒相周期內(nèi)NCO 輸出的頻率為Fvco=Fpd*Nint，在后Num 個鑒相周期內(nèi)NCO 輸出的頻率為Fvco=Fpd*(Nint+1)，在Den 個鑒相周期內(nèi)VCO 輸出的平均頻率為Fvco=Fpd*(Nint+Num/Den)=Fpd*N。

2.2 小數(shù)分頻鎖相環(huán)的雜散

小數(shù)環(huán)的雜散主要包括參考雜散和小數(shù)雜散。參考雜散是鎖相環(huán)中最常見的雜散信號。參考雜散是由于電荷泵的UP/DOWN 電流失配造成的。當(dāng)鎖相環(huán)接近鎖定狀態(tài)的時候，鑒相器輸入兩個頻率非常相近的時鐘信號，輸出的電流脈沖Icp 時間很短，可能會無法打開電荷泵而進入死區(qū)?？梢酝ㄟ^在復(fù)位電路中加入延時單元來避免進入死區(qū)，但這導(dǎo)致鎖相環(huán)在鎖定狀態(tài)下會產(chǎn)生寬度相同的UP和DOWN 電流脈沖。如果電荷泵的UP 和DOWN 電流完全匹配則不會有雜散輸出。但實際上由于模擬器件的差異性，UP 和DOWN電流無法完全匹配，從而導(dǎo)致鎖相環(huán)在鎖定狀態(tài)下，電荷泵產(chǎn)生與鑒相頻率相同的交替變換的正負脈沖。這些脈沖通過環(huán)路濾波器后調(diào)制VCO 產(chǎn)生分布在鑒相頻率Fpd 和其諧波N*Fpd 上的雜散[1]。

小數(shù)雜散又叫整數(shù)邊界雜散，是小數(shù)環(huán)特有的雜散。小數(shù)雜散的產(chǎn)生是鎖相環(huán)VCO 頻率和參考頻率小數(shù)倍校準(zhǔn)的結(jié)果。由小數(shù)環(huán)的工作原理可知，當(dāng)脈沖產(chǎn)生電路進行脈沖扣除時，VCO 輸出頻率會在脈沖邊沿前后產(chǎn)生相差，這個相差會隨周期積累，在脈沖扣除時減小，在Den 個周期中扣除Num 個脈沖時清零，然后繼續(xù)積累。這種相位累積會在鑒相器輸出端產(chǎn)生周期性的階梯電壓波形，這個階梯波形通過濾波器阻抗響應(yīng)，驅(qū)動電荷泵輸出，最終在VCO 中調(diào)制輸出，形成雜散。因為這種雜散周期是鑒相周期的Den 倍，分布在較低頻率的位置上，環(huán)路濾波器對其抑制效果十分有限。如果進一步減小環(huán)路濾波器帶寬對其進行抑制，會明顯犧牲鎖相環(huán)鎖定時間，而對于近端雜散并沒有抑制效果。環(huán)路鎖定時間如下公式（1）所示，式中BW 為環(huán)路濾波帶寬，ftol為可以容忍的頻率誤差，fjump為頻率跳變量[2]。

由以上原理可知，小數(shù)雜散分布以Fpd/Den 為單位，與小數(shù)分頻器的分子Num 相關(guān)。分頻器為整數(shù)（Num=0）時雜散能量為零；在整數(shù)邊界處，雜散強度最大；在遠離整數(shù)邊界處，雜散強度減小。小數(shù)雜散具體分布規(guī)律如下。

（1）一階雜散。最大雜散為Fpd*(1/Den)和Fpd*((Den-1)/Den)；次大雜散為Fpd*( [DEN/2]/Den) 和Fpd*((DEN- [DEN/2])/Den)；第三大雜散為Fpd*( [DEN/3]/Den)和Fpd*((DEN- [DEN/3])/Den)；依次類推，雜散強度依次減小。如果DEN /M 正好為整數(shù)，則此處雜散為0。（[]為向下取整運算符）

（2）二階雜散。最大雜散為Fpd*(2/Den)和Fpd*((Den-2)/Den)。

（3）n 階 雜 散。最 大 雜 散 為Fpd*(n/Den) 和Fpd*((Den-n)/Den)。

圖1：小數(shù)環(huán)功能框圖

圖2：LMX2571 雜散分布示意圖

低階雜散分布比較靠近載波頻率，并且能量相對較大，特別是一階雜散中的最大雜散幅度往往在-70dBc 以上，必須予以消除。圖2 是TI 的低功耗小數(shù)鎖相環(huán)LMX2571 工作在Fpd=Fosc=26MHz，F(xiàn)vco=4893.2MHz，F(xiàn)out=611.65MHz時的雜散分布圖。圖中黑色三角表示參考雜散，紅色圓點表示小數(shù)雜散。由測試結(jié)果可知其雜散基本符合上述分布規(guī)律。

調(diào)整分頻器N 的值，使其在整數(shù)邊界附近變化，可發(fā)現(xiàn)明顯的雜散分布變化。如圖3 所示，左圖是Nfrac=0 時的雜散分布，中間圖是Nfrac=0.0027 時的雜散分布，右圖是Nfrac=0.27 時的雜散分布?？梢钥吹絅 值在邊界附近的調(diào)整對雜散影響巨大。

2.3 小數(shù)環(huán)雜散的消除

參考雜散以鑒相頻率為間隔分布，可以通過提高鑒相頻率，使得參考雜散落在環(huán)路帶寬以外，然后用環(huán)路濾波器予以消除。相比整數(shù)環(huán)，小數(shù)環(huán)可以使用更高的工作鑒相頻率，所以參考雜散一般都能很好的得到抑制。

小數(shù)雜散是小數(shù)環(huán)特有的雜散，小數(shù)環(huán)本身無法消除。由小數(shù)環(huán)雜散分布特性可知，可以通過選取適當(dāng)?shù)男?shù)環(huán)參數(shù)，使小數(shù)分頻器N 的小數(shù)分量避開整數(shù)邊界，從而達到雜散規(guī)避的目的。下面將討論一種滿足寬頻段和快速頻率切換特性的小數(shù)環(huán)雜散消除方法。

本設(shè)計由參數(shù)計算模塊、雜散判決模塊和頻率補償模塊三部分組成。功能框圖如圖4 所示。

參數(shù)計算模塊根據(jù)所需頻率計算出最優(yōu)的K 和Fpd 等鎖相環(huán)參數(shù)，使得每套所選參數(shù)能夠覆蓋最大的無雜散頻率范圍輸出。雜散判決模塊通過計算Fvco 和Fpd 的模值，判斷Fvco 是否位于整數(shù)邊界范圍之內(nèi)，如果位于邊界之內(nèi)則對Fvco 進行修正，如果位于整數(shù)上邊界之內(nèi)則進行正修正，如果位于整數(shù)下邊界之內(nèi)則進行負修正。后級的頻率補償模塊，根據(jù)雜散分布位置對修正過的Fout進行反向補償。頻率補償模塊由工作在F0、Fa 和Fb 頻率下的頻率源和切換開關(guān)組成，其中Fa-Fo=Fo-Fb=ΔF。處理流程如下。

圖3：邊界雜散變化示意圖

圖4：小數(shù)雜散處理功能框圖

圖5：雜散抑制效果

（1）參數(shù)計算模塊根據(jù)所需要的頻率Fout，選取最優(yōu)的K值。選取的原則是Fvco=Fout/K 應(yīng)在VCO 輸出范圍之內(nèi)，如果有多個K 值滿足條件則計算每個K 值下Fvco 與鑒相頻率Fpd 的余數(shù)M(K)，選擇其中與整數(shù)偏差最大的值M(K1)，對應(yīng)的K 值作為優(yōu)選參數(shù)K1，對應(yīng)的VCO 頻率為Fvco1。

（2）根據(jù)信道帶寬選取合適的保護間隔PB，在載波頻率±PB范圍內(nèi)要避免超過允許幅度的雜散干擾。若M(K1)(1-PB/Fpd)，則對Fout 進行調(diào)整得到Fout1=Fout-ΔF；其他情況Fout1=Fout。ΔF 的選取要保證雜散被移除到PB 之外，同時還要保證頻率補償模塊的快速頻率切換。

（3）頻率補償模塊根據(jù)雜散邊界類型對Fout1 進行補償來消除ΔF 偏差。最終得到無雜散輸出Fout。

3 驗證效果和結(jié)論

按上述方法設(shè)計雜散抑制電路，并在FPGA 中對雜散消除算法進行設(shè)計，經(jīng)測試驗證在20MHz~1300MHz 范圍內(nèi)的雜散抑制在達到-70dBc 以下。其中一個示例頻點的雜散抑制效果如圖5 所示。左圖中顯現(xiàn)在偏離載波400KHz 和-400KHz 處出現(xiàn)幅度為-59dBc的小數(shù)雜散，右圖為經(jīng)雜散抑制之后400KHz 處的小數(shù)雜散完全消除，載波頻率左右1M 范圍內(nèi)沒有雜散分布。

頻率補償模塊會引入額外的鎖定時間，解決方法是選取跨度較小的補償頻率。例如選取ΔF=2MHz 時，在滿足雜散抑制要求的前提下，整個電路的換頻時間在10us 以內(nèi)。

4 小結(jié)

小數(shù)鎖相環(huán)的雜散會對射頻指標(biāo)產(chǎn)生嚴(yán)重影響，本文討論了一種適合寬頻帶、快速頻率切換應(yīng)用的小數(shù)環(huán)雜散抑制方法，經(jīng)驗證雜散得到明顯抑制。