FPGA的圖像處理系統(tǒng)算法

文/張虎森 許珂 仇正杰

智能機(jī)器人、多媒體已經(jīng)計算機(jī)的誕生都離不開數(shù)字圖象處理技術(shù)，隨著計算機(jī)智能化圖象處理技術(shù)的不斷發(fā)展，幾乎所有領(lǐng)域當(dāng)中都有數(shù)字圖象技術(shù)的身影。例如軍事、公共安全、工業(yè)、航天航空、衛(wèi)星遙感以及生命科學(xué)等各種領(lǐng)域。因此對圖象處理技術(shù)的要求也逐漸提高，需要數(shù)字圖象設(shè)計朝著高效性和時效性的方向發(fā)展，本文就此分析了FPGA技術(shù)下的圖象處理系統(tǒng)算法。

1 FPGA技術(shù)

1.1 FPGA技術(shù)原理

FPGA通常包括兩個部分，分別是儲存編程數(shù)據(jù)的軟件SRAM和三項可編程電路，這三種可編程電路分別是互連資源、輸入模塊、輸出模塊和可編程邏輯模塊。FPGA中主要部分就是可編程邏輯模塊，這一模塊能夠落實邏輯功能，同時還可以參考設(shè)計要求，靈活選擇設(shè)置或是連接，從而實現(xiàn)各種邏輯功能。而輸送模塊則是芯片與外部環(huán)境進(jìn)行連接的主要通道，能夠促進(jìn)內(nèi)部邏輯陣列和器件引腳的連接，同時實現(xiàn)各種電氣特征下的輸送功能要求。芯片四周通常會排列IOB。

1.2 FPGA技術(shù)特點(diǎn)

FPGA既包含ASIC中的高度可靠性、高集成度和大規(guī)模等優(yōu)勢，同時還包括ASIC設(shè)計中靈活性差、投資大、設(shè)計時間長等問題，除了上述優(yōu)勢外，F(xiàn)PGA還包括下面幾項優(yōu)點(diǎn)，首先是FPGA能夠反復(fù)進(jìn)行擦除和編程。在外部電路保持不變的狀態(tài)下，通過設(shè)計不同邏輯可以完成各種電路功能。其次是投資較小，同時設(shè)計比較靈活，在發(fā)現(xiàn)問題后可以對設(shè)計直接進(jìn)行更改，從而降低了投片風(fēng)險。

2 FPGA的圖象處理系統(tǒng)算法的實現(xiàn)

圖象算法處理系統(tǒng)中的存儲模塊能夠?qū)⑻崆皽?zhǔn)備好的圖象數(shù)據(jù)進(jìn)行存儲，而運(yùn)算單元負(fù)責(zé)各項計算任務(wù)，促進(jìn)實現(xiàn)各種圖象處理算法，只需要將其中的數(shù)值進(jìn)行更換即可。控制模塊負(fù)責(zé)圖象算法處理系統(tǒng)中的各種控制工作，輔助圖象算法實施，并進(jìn)行傳輸。

2.1 存儲模塊

隨著FPGA技術(shù)的不斷發(fā)展，從前眾多優(yōu)秀設(shè)計人員留下了大量數(shù)字系統(tǒng)成果。為了讓其中部分成果能夠有效應(yīng)用于Altera特定設(shè)備結(jié)構(gòu)中，并進(jìn)行有效應(yīng)用，Altera企業(yè)根據(jù)Altera設(shè)備中的結(jié)構(gòu)特征在上述成果的基礎(chǔ)上進(jìn)行了有效的優(yōu)化，從而形成一種LPM函數(shù)和可參數(shù)化模塊，為此設(shè)計人員需要參考相應(yīng)的設(shè)計要求，通過硬件或是圖形將語言模塊中功能板塊恰當(dāng)?shù)乇硎龀鰜?，并設(shè)置好一定的參數(shù)，盡量貼近系統(tǒng)要求。在這種設(shè)計模式下，能夠提升設(shè)計效率和可靠性。

2.2 運(yùn)算單元

運(yùn)算單元的工作其實就是輸出數(shù)據(jù)信息、落實數(shù)字圖象算法和讀取ROM數(shù)字圖象中的灰度信息。當(dāng)一個是三乘三中值鄰域濾波器模板對目標(biāo)圖象進(jìn)行作用時，首先應(yīng)該了解這一濾波器中的九個數(shù)據(jù)信息，隨后才能更好地使用中值濾波算法，而ROM中所儲存的灰度數(shù)據(jù)主要可以在Verilog HDL的編程下，將其中的具體數(shù)值解讀出來，同時FPGA技術(shù)下的編程工作中是不存在二維數(shù)組理念的，為此本文主要是通過移位寄存器RAM來儲存IP核的，并落實鄰域圖象處理操作，實現(xiàn)各種數(shù)字圖象處理算法。

在一個全面的系統(tǒng)設(shè)計當(dāng)中，例如設(shè)計DSP應(yīng)用系統(tǒng)，需要通過數(shù)據(jù)緩沖移位寄存器，以移位寄存器RAM為基礎(chǔ)的IP核就是一種高效的處理措施。以移位寄存器RAM為基礎(chǔ)的IP核屬于一種參數(shù)化的移位寄存器，同時TAPS值在一定程度上也影響了系統(tǒng)中移位寄存器在某一時間點(diǎn)中的輸出數(shù)據(jù)總路數(shù)，這種IP核十分適用于有限沖擊響應(yīng)濾波器和線性反饋寄存器。對于以移位寄存器RAM為基礎(chǔ)的IP核想要發(fā)揮出應(yīng)有的作用，就應(yīng)該先為IP核進(jìn)行適當(dāng)?shù)膮?shù)設(shè)置，主要包括所有TAP的對應(yīng)數(shù)據(jù)深度、TAP輸出路數(shù)、shiftout端口寬度、shiftin數(shù)據(jù)寬度、RAM模塊類型等。

本文主要是以移位寄存器RAM為基礎(chǔ)的IP核為基礎(chǔ)促進(jìn)數(shù)據(jù)緩沖模塊的落實，而IP核內(nèi)部包括FIFO共同形成的Buffer和數(shù)個寄存器所組成，這也是圖象處理過程中產(chǎn)生濾波器模板的基礎(chǔ)，為了能夠?qū)⑵湫纬稍斫忉屒宄砸莆患拇嫫鱎AM為基礎(chǔ)的IP核可以參考下面內(nèi)容進(jìn)行參數(shù)設(shè)置，將shiftout端口寬度、shiftin數(shù)據(jù)寬度分別設(shè)置成八位的二進(jìn)制，從而taps輸出路數(shù)就是三路，不同taps對應(yīng)的不同數(shù)據(jù)深度是三。由于所舉例中的數(shù)字圖象處理是一種鄰域操作，濾波器模塊是三乘三的型號，行緩存末端三種也是彼此相連接的三種，如此就能夠在每個周期中獲得三個相鄰數(shù)據(jù)，符合三乘三濾波模塊使用要求。

2.3 控制模塊

控制模塊在整個系統(tǒng)中是一種核心部件，可以輔助系統(tǒng)的運(yùn)行，同時融入到整個系統(tǒng)內(nèi)部。主要負(fù)責(zé)工作包括輔助運(yùn)算單元在ROM中準(zhǔn)確讀取數(shù)據(jù)信息，操作運(yùn)算單元落實圖象處理算法，幫助運(yùn)算單元和數(shù)據(jù)傳輸子系統(tǒng)進(jìn)行信息流通等。

2.4 數(shù)據(jù)傳輸模塊

數(shù)據(jù)傳輸模塊其中包含兩部分內(nèi)容，分別是串口通信模塊和FIFO傳輸模塊。將圖象處理子系統(tǒng)中的時鐘設(shè)置成五十毫赫茲，將串口通信模塊設(shè)置成九千六百赫茲波特率。為此可以通過異步FIFO促進(jìn)圖象通信模塊和子系統(tǒng)串口之間的跨時鐘數(shù)據(jù)傳播，聯(lián)系。為了讓圖象算法子系統(tǒng)和上位機(jī)PC之間的通信過程更加便捷，通常都是通過通信串口進(jìn)行數(shù)據(jù)信息交流。

3 結(jié)語

綜上所述，通過FPGA技術(shù)進(jìn)行圖象處理，能夠擁有更多的使用優(yōu)勢，比如成本較低、方便落實以及適用范圍較廣等特點(diǎn)。同時還擁有實時性、集成化、小型化等特點(diǎn)。隨著我國微電子技術(shù)的發(fā)展，圖象處理逐漸應(yīng)用于圖象通信以及多媒體等各個領(lǐng)域，而FPGA技術(shù)可以有效促進(jìn)硬件對實時圖象的有效處理，以FPGA技術(shù)為基礎(chǔ)的圖象處理研究也將成為未來信息領(lǐng)域發(fā)展的熱點(diǎn)。