采用先進融合技術(shù)的IC Compiler II為瞻博網(wǎng)絡(luò)帶來最優(yōu)設(shè)計

賈蘭

新思科技近日宣布采用先進融合技術(shù)的創(chuàng)新型IC Compiler II布局布線解決方案已在瞻博網(wǎng)絡(luò)（Juniper Networks）部署，為瞻博實現(xiàn)了更好的功耗和面積優(yōu)化。此外，在IC Compiler II布局布線解決方案內(nèi)執(zhí)行時，工程變更指令（ECO）周轉(zhuǎn)時間可縮短40 %以上。新思科技Fusion Design Platform的關(guān)鍵組成部分IC Compiler II和先進融合技術(shù)通過執(zhí)行過程中的金牌signoff精確度實現(xiàn)獨特的優(yōu)化能力，從而帶來更好的質(zhì)量結(jié)果。采用先進的融合技術(shù)的設(shè)計大大提高了功耗、時序和電源網(wǎng)格signoff引擎之間的相關(guān)性，同時盡量減少設(shè)計收斂所需的ECO迭代次數(shù)。

瞻博網(wǎng)絡(luò)正在拓展對采用先進融合技術(shù)的IC Compiler II的使用，為其由數(shù)十億個晶體管組成的新一代7納米網(wǎng)絡(luò)系統(tǒng)級芯片（SoC）設(shè)計提供所需的額外功耗和可靠性。為了節(jié)約6 %的面積和14 %的功耗，瞻博網(wǎng)絡(luò)部署了數(shù)項IC Compiler II技術(shù)，如多位寄存器、低功耗布局、時鐘數(shù)據(jù)同步優(yōu)化（CCD）和基于網(wǎng)格的時鐘樹綜合等。瞻博網(wǎng)絡(luò)部署的具體的先進融合（Advanced Fusion）技術(shù)包括使設(shè)計面積縮小了多達3 %，而且不影響時序的邏輯重構(gòu)，以及提高可靠性的電源網(wǎng)格增強功能（PGA）。在7納米流片設(shè)計的局部使用了PGA，動態(tài)壓降改善了22.5 %。瞻博還評估了在有挑戰(zhàn)性的設(shè)計模塊上使用ECOFusion的情況，得出結(jié)果的速度提高了43 %，同時還節(jié)省了2 %的功耗。

瞻博網(wǎng)絡(luò)ASIC負責(zé)人Narayan Subramaniam表示：“芯片是瞻博所有高性能網(wǎng)絡(luò)產(chǎn)品的核心，這些產(chǎn)品的耗電量往往超過100瓦，因此我們的主要目標是顯著降低設(shè)計功耗。基于最新IC Compiler II和先進融合技術(shù)的部署，幫助我們實現(xiàn)了最佳PPA，降低了面積和功耗，且不影響7納米流片的時序。此外，“開箱即用”清除signoff時序違例是我們的又一個主要目標，因此期望ECO Fusion有助于進一步縮短得到結(jié)果的時間，同時帶來更多結(jié)果質(zhì)量的改進?！?/p>

大約一年前發(fā)布的先進融合技術(shù)最近得到了提升，包含了更多的優(yōu)化功能，如為實現(xiàn)最優(yōu)功耗、性能和面積（PPA）而進行的邏輯重構(gòu)、IR電壓降驅(qū)動的布局和優(yōu)化、基于窮舉路徑分析（PBA）的PrimeTime時延計算以及signoff精度的ECO。在IC Compiler II環(huán)境內(nèi)使用，先進融合技術(shù)帶來了無與倫比的結(jié)果質(zhì)量和設(shè)計收斂。

新思科技芯片設(shè)計事業(yè)部高級營銷總監(jiān)Sanjay Bali說：“采用先進融合技術(shù)的IC Compiler II提供了最好的PPA，同時證明了ECO迭代和周轉(zhuǎn)時間可以減少40 %。瞻博網(wǎng)絡(luò)是提供先進網(wǎng)絡(luò)解決方案方面的領(lǐng)導(dǎo)者，他們對采用先進融合技術(shù)的IC Compiler II的部署是以更低成本提供對環(huán)境更有利的低功耗芯片的關(guān)鍵?！?/p>