核磁共振測井儀高壓發(fā)射控制時序設(shè)計(jì)與應(yīng)用

鐘劍, 李夢春, 楊德龍, 師光輝, 黎晗, 李斌

(1.中國石油集團(tuán)測井有限公司, 陜西 西安 710077; 2.中國石油天然氣集團(tuán)公司測井實(shí)驗(yàn)基地, 陜西 西安 710077)

0　引　言

隨著非常規(guī)復(fù)雜儲層油氣資源勘探開發(fā),測井技術(shù)面臨著復(fù)雜儲層劃分、孔隙結(jié)構(gòu)精細(xì)評價(jià)、流體性質(zhì)識別等難題,對核磁共振測井儀器提出前所未有的要求和挑戰(zhàn)[1-4]。核磁共振測井儀獲取的測井信息幾乎不受骨架巖性影響,在儲層孔隙結(jié)構(gòu)劃分和流體性質(zhì)識別等方面具有獨(dú)特的優(yōu)越性[5-6]。核磁共振測井儀高壓發(fā)射的控制直接影響地層氫核扳轉(zhuǎn)情況和地層核磁共振回波信號幅度,如果高壓發(fā)射不能準(zhǔn)確控制,就難以準(zhǔn)確獲取地層真實(shí)信息,從而影響地層的評價(jià)效果[7-8]。核磁共振測井儀工作主要依靠CPMG脈沖序列,精確控制90°脈沖扳倒和180°脈沖扳倒,實(shí)現(xiàn)核磁共振回波信號測量,高壓發(fā)射控制關(guān)鍵是如何產(chǎn)生初始相位和頻率不斷變化的2路正交正余弦信號。目前,國外核磁共振測井儀大都采用專用的DDS芯片實(shí)現(xiàn)初始相位和頻率可控的2路正交正余弦信號,但一般DDS芯片體積大,成本高,趨于淘汰,難以滿足高端新儀器研制需求。本文根據(jù)核磁共振測井儀高壓發(fā)射控制原理,借助于高集成、高速度、大容量現(xiàn)場可編程門陣列FPGA,采用Verilog語言進(jìn)行DDS模塊軟件設(shè)計(jì)[9-11],替代專用的DDS芯片,產(chǎn)生初始相位和頻率不斷變化的2路正交正余弦信號,實(shí)現(xiàn)核磁共振測井儀高壓發(fā)射準(zhǔn)確控制。

1　高壓發(fā)射控制原理

核磁共振測井儀高壓發(fā)射,主要由主控系統(tǒng)產(chǎn)生的2路正交正余弦信號,控制激勵模塊產(chǎn)生4路驅(qū)動信號,進(jìn)而控制高壓發(fā)射器產(chǎn)生高壓脈沖大功率信號,由發(fā)射濾波器去除諧波信號,再經(jīng)天線接口模塊對高壓進(jìn)一步放大和合成,最終形成大功率高壓脈沖信號通過天線發(fā)射至井眼周圍地層。由此可知,準(zhǔn)確產(chǎn)生2路正交的正余弦信號,對核磁共振測井儀高壓發(fā)射控制至關(guān)重要。為準(zhǔn)確獲取地層信息,核磁共振測井儀一般都采用多回波間隔時間TE、多等待時間TW和多工作頻率相結(jié)合的測井觀測模式,其中多頻率工作模式,對高壓發(fā)射控制提出了更高要求,即控制高壓發(fā)射的2路正交正余弦信號頻率不斷變化。由于核磁共振測井?dāng)?shù)據(jù)處理特殊性,高壓發(fā)射控制時序還必須保證2路正交信號初始相位不斷切換,即0相位和1相位交替切換,以便采用PAPS處理技術(shù),提取出核磁共振原始回波信號和噪聲,進(jìn)行后續(xù)的測井?dāng)?shù)據(jù)處理與解釋。

2　DDS設(shè)計(jì)

DDS的基本工作原理是利用幅度和相位的對應(yīng)關(guān)系,在固定頻率時鐘控制下,通過改變頻率控制字改變相位累加器的累加速度,得到不同相位累加值,再取樣不同的相位累加值作為地址,對存儲波形ROM進(jìn)行尋址,得到與相位累加值對應(yīng)的幅度序列,經(jīng)D/A轉(zhuǎn)換器進(jìn)行數(shù)模轉(zhuǎn)換,利用低通濾波器進(jìn)行高頻濾波處理,即可產(chǎn)生所需頻率的波形信號。

由于核磁共振測井儀工作頻率一般為500～800 kHz,DDS輸出的最高頻率不能超過時鐘頻率的40%,時鐘頻率設(shè)為22.5 MHz,能夠滿足核磁共振測井儀工作頻率要求。頻率控制字K由相位累加器的位數(shù)n、時鐘頻率fc和合成輸出信號頻率f0所決定,表達(dá)式為

(1)

DDS的設(shè)計(jì)核心是相位累加器設(shè)計(jì),從提高運(yùn)算速度和節(jié)約資源方面考慮,設(shè)計(jì)沒有采用傳統(tǒng)的相位累加器,而是基于流水線性技術(shù),重新設(shè)計(jì)的32 bit相位累加器,采用9級鎖存、8級加法實(shí)現(xiàn)。

D/A轉(zhuǎn)換器采用12 bit高速數(shù)模轉(zhuǎn)換器AD568SQ;正弦和余弦波形ROM利用相位累加器高8 bit作為ROM尋找地址,ROM采用12 bit數(shù)據(jù)輸出,與12 bit的D/A轉(zhuǎn)換器輸入直接相連;以AD827SQ集成運(yùn)放為基礎(chǔ),設(shè)計(jì)低通濾波器,濾除數(shù)模轉(zhuǎn)換器輸出波形信號的高頻干擾噪聲;DDS設(shè)計(jì)的基本結(jié)構(gòu)框圖見圖1。其中,可以設(shè)置不同的初始相位φ0,K為頻率控制字,fc為DDS的工作頻率時鐘,N為相位累加器輸出位數(shù),M為正余弦ROM輸出數(shù)據(jù)位數(shù),sin (2πf0t)和cos (2πf0t)為輸出頻率為f0的2路正交正余弦信號。

圖1　DDS設(shè)計(jì)的基本結(jié)構(gòu)框圖

3　仿　真

在Actel Libero IDE v9.1軟件開發(fā)平臺上采用Verilog語言,以流水線性技術(shù)為基礎(chǔ),設(shè)計(jì)9級鎖存、8級加法的32 bit相位累加器,在ModelSim軟件上對32 bit相位累加器進(jìn)行功能仿真(見圖2),仿真時鐘頻率clk采用22.5 MHz,輸出頻率設(shè)置為600 kHz,可得到32 bit的頻率控制字fre_word“0000 0111 1010 1110 0001 0100 0111 1010”,在一個時鐘周期內(nèi),可以輸出1次相位累加值,提高了傳統(tǒng)累加器的運(yùn)算速度,以相位累加值的高16 bit作為輸出,滿足32 bit流水線性累加器功能要求。

同樣,在Actel Libero IDE v9.1軟件開發(fā)平臺上采用Verilog語言,設(shè)計(jì)DDS整體框圖,主要包括頻率控制字計(jì)算模塊fre_ctrl、32 bit流水線性累加器模塊acc_pipeline32、相位控制模塊phase_ctrl、余弦產(chǎn)生模塊cos_gene、正弦產(chǎn)生模塊sin_gene。在ModelSim軟件上對DDS整體設(shè)計(jì)進(jìn)行功能仿真,仿真時鐘頻率clk采用22.5 MHz,輸出頻率fre設(shè)置為600 kHz,即“1001 0010 0111 1100 0000”,初始相位設(shè)為0,最終以2路正交的sin_out信號和cos_out信號輸出,滿足DDS整體功能要求。

圖2　32 bit相位累加器功能仿真圖

圖3　DDS整體功能仿真圖

圖4　實(shí)際應(yīng)用效果圖

4　應(yīng)用效果

將設(shè)計(jì)好的DDS模塊移植到核磁共振測井儀主控系統(tǒng)上,在激勵模塊上測試正交的正余弦信號。通道1表示正弦信號,初始相位為90°,通道2表示余弦信號,初始相位為180°,通道1和通道2為2路正交的正余弦信號,滿足核磁共振測井儀高壓控制時序要求。

實(shí)際測井觀察模式中,采用9種工作頻率。0相位脈沖序列和1相位脈沖序列交替工作,其中0相位脈沖序列的90°扳倒脈沖初始相位為90°,180°扳倒脈沖初始相位180°;1相位脈沖序列的90°扳倒脈沖初始相位為270°,180°扳倒脈沖初始相位180°;回波間隔時間TE采用0.9 ms和0.6 ms;回波等待時間TW采用12.7 s和2 s;脈沖序列重復(fù)次數(shù)采用1次和24次。在實(shí)際測井應(yīng)用中(見圖4),發(fā)射功率B1值和增益值穩(wěn)定,儀器測井工作正常,在2 248.0～2 255.3 m井段,差譜有顯示,綜合解釋為油層;在2 249.0～2 255.0 m井段試油顯示,產(chǎn)油9.3 t/d,效果明顯。

5　結(jié)論及建議

(1) 基于流水線性技術(shù),設(shè)計(jì)的32 bit相位累加器,滿足核磁共振測井儀高速運(yùn)算要求;設(shè)計(jì)的DDS模塊具有多頻率設(shè)置和初始相位設(shè)置功能,實(shí)際測試結(jié)果表明,滿足核磁共振測井儀多頻工作模式、0°相位和180°相位交替切換和高壓發(fā)射控制時序要求。

(2) 設(shè)計(jì)的DDS模塊能夠替代專用的DDS芯片,減少儀器成本、簡化儀器硬件電路,能為偏心核磁共振儀器、隨鉆核磁共振儀器、實(shí)驗(yàn)室核磁共振分析儀研制提供參考。

(3) 井下核磁共振測井儀控制時序錯綜復(fù)雜,應(yīng)不斷采用新方法和新技術(shù)進(jìn)行優(yōu)化改進(jìn)。