王曉楠 黃鵬(桂林電子科技大學(xué)計算機與信息安全學(xué)院,廣西 桂林 541004)
隨著科技的發(fā)展進步,硬件電路的集成化程度越來越高,穩(wěn)定性也得到了很大提高。在現(xiàn)代化數(shù)字處理技術(shù)中,直接數(shù)字頻率合成(DDS)是一項關(guān)鍵的技術(shù),具有頻點多、精度高、低功耗、頻率轉(zhuǎn)換速度極快的特點,普遍應(yīng)用于信號發(fā)生器設(shè)計。
AD9910是由ADI公司研發(fā)的一款DDS芯片。具有最高1GSPS的內(nèi)部采樣時鐘頻率,14位的高分辨率DAC輸出,采用1.8V和3.3V電源供電。為減少DAC輸出信號固有的零階保持效應(yīng),AD9910還內(nèi)置反Sinc濾波器,使輸出信號的頻率響應(yīng)更加平坦。
AD9910可運行于單頻調(diào)制模式、RAM調(diào)制模式、數(shù)字斜坡調(diào)制(DRG)模式和并行數(shù)據(jù)端口調(diào)制模式。在本設(shè)計中,選用DRG模式來產(chǎn)生LFM信號。
AD9910的供電電源可分為1.8V數(shù)字電源、1.8V模擬電源、3.3V數(shù)字電源和3.3V模擬電源四類,芯片內(nèi)各個模塊獨立供電以減少電源噪聲干擾。
其中,序號為11/15/21/28/45/56/66的電源引腳是3.3V數(shù)字電源類型,用于芯片的數(shù)字通信供電,供電電流會根據(jù)通信的情況而動態(tài)變化;序號為74/77/83的引腳為3.3V模擬電源,用于給芯片內(nèi)部的模擬電路提供偏置電流;序號為17/23/30/47/57/64的引腳為1.8V數(shù)字電源,主要用于給系統(tǒng)時鐘電路供電;序號為3/6/89/92的引腳為1.8V模擬電源,其中序號3管腳用于鎖相環(huán)(PLL)供電,會產(chǎn)生較大噪聲,耗電電路約為7mA,應(yīng)該在與89/92管腳之間使用鐵氧體磁珠進行隔離。
穩(wěn)壓芯片可用LM1117-3.3和LM1117-1.8來分別提供3.3V和1.8V電源,它是一種廣泛應(yīng)用的穩(wěn)壓芯片。在穩(wěn)壓芯片的電源輸入端需要并聯(lián)100uF的鉭電容和10nF的貼片陶瓷電容,為了防止電源反接而損壞電路,可以再并聯(lián)一個的二極管用來保護電路,而輸出端需要并聯(lián)10uF的鉭電容和10nF的貼片陶瓷電容。
AD9910可采用雙端差分信號或者單端信號輸入來提供參考時鐘,最大可輸入2GHz,對于大于1GHz的時鐘需要經(jīng)過分頻器分頻才能正常使用。如果輸入的參考時鐘較小,可以使用芯片內(nèi)部的鎖相環(huán)乘法器將時鐘倍頻至所需要的采樣時鐘頻率。
使用晶振作為參考時鐘源時,需要將XTAL_SEL引腳設(shè)置邏輯1,一般選擇25MHz或者40MHz的晶振頻率,再通過PLL倍頻至所需的采樣頻率。若是選擇40MHz晶振,則外部PLL環(huán)路濾波器電路為1k歐姆的電阻串聯(lián)680pF的電容到1.8V模擬電源,再并聯(lián)22pF的電容到1.8V的模擬電源。
由于AD9910輸出的模擬信號為雙端差分電流型,相對于單端信號而言,雙端信號可以減少共模噪聲。但是對于一般的信號發(fā)生器,往往需要的是單端電壓型信號。
巴倫往往應(yīng)用于雙端與單端信號轉(zhuǎn)換電路,本設(shè)計可采用型號為ADT1-1WT-1+的巴倫實現(xiàn)。在此巴倫的1和3引腳接AD9910的差分信號輸出端,并分別接一個49.9歐姆的電阻到地,6引腳為輸出的單端電壓信號,其余引腳接地。
還有一種方法,可采用型號為TC1-1-13M+的巴倫,1和3引腳接AD9910的差分信號輸出端,再在這兩個引腳之間接一個49.9歐姆的電阻,4引腳為單端電壓信號輸出,其余引腳接地。
由于AD9910輸出的模擬信號存在采樣時鐘噪聲,必須將它用濾波器濾掉。一般DDS的采樣時鐘頻率會比較高,遠大于實際輸出頻率,所以選擇濾波器器件一般只要濾除采樣時鐘頻率附近的頻段就行了,加上LFM信號的帶外頻譜較寬,不必將濾波器帶寬設(shè)計得太窄。選擇濾波器參數(shù)之前,最好用MATLAB軟件將所要生成的信號進行仿真,觀察頻譜曲線。
例如產(chǎn)生一個中心頻率為60MHz,帶寬為32MHz,脈寬800ns,重頻40kHz的LFM信號,采樣頻率為800MHz,濾波器可選擇截止頻率為150MHz左右的無源低通濾波器。