一種用于逐次逼近模數(shù)轉(zhuǎn)換器的時域比較器

岑遠(yuǎn)軍，伍鈺涵，樊 華

(1.成都華微電子科技有限公司，四川 成都 610041；2.成都市第七中學(xué)高新校區(qū)，四川 成都 610041；3.電子科技大學(xué) 電子科學(xué)與工程學(xué)院，四川 成都 610054 )

隨著便攜式醫(yī)學(xué)儀器、通信產(chǎn)業(yè)、安防安檢系統(tǒng)、高性能計算、生物醫(yī)學(xué)、數(shù)字信號處理等技術(shù)的不斷發(fā)展，對模數(shù)轉(zhuǎn)換器(ADC)的要求也在不斷提高，推動著ADC 向高速、高精度和低功耗的方向發(fā)展。

ADC一般分為全并行模數(shù)轉(zhuǎn)換器(flash ADC)、流水線模數(shù)轉(zhuǎn)換器(pipeline ADC)、過采樣模數(shù)轉(zhuǎn)換器(∑Δ ADC)以及逐次逼近模數(shù)轉(zhuǎn)換器(SAR ADC)。品質(zhì)因數(shù)(FOM)表示ADC 每步轉(zhuǎn)換需要的能量，是衡量ADC設(shè)計水平的重要指標(biāo)。國外針對高精度ADC的研發(fā)較早，投入的人力、物力較大，眾多歐美的高校和科研機(jī)構(gòu)都開始研發(fā)高精度的ADC芯片。近年來，國內(nèi)也開始對ADC進(jìn)行了大量深入的研究，ADC已成為近年來國內(nèi)外的研究熱點[1-8]。

1 逐次逼近模數(shù)轉(zhuǎn)換器基本原理

逐次逼近模數(shù)轉(zhuǎn)換器的基本結(jié)構(gòu)如圖1所示，由采樣保持、數(shù)模轉(zhuǎn)換器DAC、比較器和數(shù)字控制四個模塊構(gòu)成，所以面積小、功耗低。比較器是逐次逼近模數(shù)轉(zhuǎn)換器中唯一的模擬元件，所以逐次逼近模數(shù)轉(zhuǎn)換器是所有模數(shù)轉(zhuǎn)換器中模擬元件最少、數(shù)字化程度最高、隨工藝進(jìn)步占優(yōu)勢最明顯的模數(shù)轉(zhuǎn)換器。

圖1 逐次逼近模數(shù)轉(zhuǎn)換器基本結(jié)構(gòu)

圖2 二進(jìn)制搜索算法

逐次逼近模數(shù)轉(zhuǎn)換器中唯一的模擬元件是比較器，傳統(tǒng)的比較器一般由多級前置預(yù)放大器與鎖存器組成，如圖3所示，也是逐次逼近模數(shù)轉(zhuǎn)換器中唯一消耗靜態(tài)電流的模塊。如果將這唯一的模擬元件變?yōu)閿?shù)字元件，則整個逐次逼近模數(shù)轉(zhuǎn)換器進(jìn)入數(shù)字域。數(shù)字化的時域比較器[9]順應(yīng)了工藝進(jìn)步的需求，取代了模擬的電壓比較器，因此，時間域逐次逼近模數(shù)轉(zhuǎn)換器全部由數(shù)字電路構(gòu)成，能更好地利用工藝進(jìn)步帶來的優(yōu)勢，從工藝的不斷進(jìn)步中獲益。

圖3 傳統(tǒng)的電壓比較器

2 時間域逐次逼近模數(shù)轉(zhuǎn)換器基本原理

隨著CMOS工藝器件尺寸、電壓余度和晶體管的本征增益的不斷減小，很多原有的模擬電路單元也許不再適用，因此需要設(shè)計適應(yīng)CMOS工藝進(jìn)步的新電路模塊[10]。但是隨著工藝進(jìn)步，晶體管速度越來越快，而電源電壓越來越低，意味著時間精度隨工藝進(jìn)步不斷提高，而電壓精度卻不斷降低，因此，時間信號處理作為一種新的信號處理方式不斷興起，為突破原有的模擬電路技術(shù)瓶頸帶來了希望。如圖4所示，體現(xiàn)了時間域逐次逼近模數(shù)轉(zhuǎn)換器的基本思想。因為模數(shù)轉(zhuǎn)換器需要處理的是電壓信號，所以首先利用電壓-時間轉(zhuǎn)換器將輸入電壓信號VINP和VINN轉(zhuǎn)換為時間信號Ф1和Ф2，時間-數(shù)字轉(zhuǎn)換器根據(jù)Ф1和Ф2的時間間隔ΔT輸出相應(yīng)的數(shù)字信號[11]。

電壓-時間轉(zhuǎn)換器一般是將輸入信號V(t)首先轉(zhuǎn)換為電壓控制的電流信號I(t)，再將電流信號I(t)轉(zhuǎn)換為時間脈沖，如圖5所示。當(dāng)TCLK為低電平時，電容C1通過M5被充電至電源電壓VDD，輸出端TOUT輸出低電平。當(dāng)TCLK從低電平變?yōu)楦唠娖綍r，NMOS管M4導(dǎo)通，電容C1通過M4放電，電容C1上的電壓VC1開始下降，下降至M2、M3組成的反相器的閾值電壓Vth,INV時，反相器輸出發(fā)生翻轉(zhuǎn)，輸出端VOUT由低電平變?yōu)楦唠娖?，產(chǎn)生脈沖輸出，其傳輸特性如圖6所示。

圖4 時間模式信號處理

圖5 電壓-時間轉(zhuǎn)換器

圖6 電壓-時間轉(zhuǎn)換器輸入、輸出特性曲線

3 高速數(shù)字化的時域比較器

如圖7所示，是Agnes發(fā)明的時域比較器[9]。TCLK為時鐘信號，VIN和VB為輸入電壓,VOUT為比較器的輸出電壓。 Agnes采用一個簡單的負(fù)邊沿觸發(fā)的觸發(fā)器來完成時間信號到數(shù)字信號的轉(zhuǎn)換。如圖8所示，當(dāng)時鐘信號TCLK為低電平時，VOUTP和VOUTN均重置，輸出高電平。當(dāng)時鐘信號TCLK從低電平變?yōu)楦唠娖綍r，電容C1和C2開始放電，放電電流與輸入電壓VIN和VB的大小有關(guān)。VOUTN作為觸發(fā)器的時鐘，當(dāng)VOUTN下降至觸發(fā)器的觸發(fā)電平時，觸發(fā)器輸出判決結(jié)果。若VIN>VB，則VOUTP下降速度比VOUTN快，觸發(fā)器輸出低電平；反之，若VIN< VB,則VOUTP下降速度慢，觸發(fā)器輸出高電平。

Agnes發(fā)明的時域比較器采用觸發(fā)器作為時間-數(shù)字轉(zhuǎn)換器來判斷兩個脈沖之間的快慢雖然簡單，其缺點在于，只能用于單端逐次逼近模數(shù)轉(zhuǎn)換器，不能用于差分逐次逼近模數(shù)轉(zhuǎn)換器。此外，該時域比較器的另一缺陷在于，該時域比較器依靠電容充放電將輸入電壓差轉(zhuǎn)換成時間差，再在時間域進(jìn)行比較，使得ADC最高采樣率只有100 kS/s，只能用于低速的逐次逼近模數(shù)轉(zhuǎn)換器中。

圖7 Agnes發(fā)明的時域比較器

圖8 Agnes發(fā)明的時間-數(shù)字轉(zhuǎn)換器輸入輸出波形

本文提出一種基于電壓控制延遲單元的高速時域比較器，能用于高速模數(shù)轉(zhuǎn)換器中，并且該時域比較器既適用于單端逐次逼近模數(shù)轉(zhuǎn)換器，也適用于全差分逐次逼近模數(shù)轉(zhuǎn)換器。

如圖9所示，是本文提出的高精度數(shù)字化的時域比較器，它由電壓-時間轉(zhuǎn)換器和時間-數(shù)字轉(zhuǎn)換器兩部分構(gòu)成，其中，電壓-時間轉(zhuǎn)換器由若干級電流限制的反相器串聯(lián)構(gòu)成。在復(fù)位模式時，時鐘信號TCLK為低電平，電壓-時間轉(zhuǎn)換器的輸出VTIP和VTIN重置為低電平。在比較模式，時鐘信號TCLK為高電平，VTIP和VTIN也從低電平變?yōu)楦唠娖?，它們從低電平變?yōu)楦唠娖降乃俣扰c輸入電壓VINP和VINN的大小有關(guān)，輸入電壓越大，VTIP和VTIN從低電平變?yōu)楦唠娖降臅r間越短，時間-數(shù)字轉(zhuǎn)換器[12]根據(jù)VTIP和VTIN從低電平變?yōu)楦唠娖降臅r間差輸出判決結(jié)果。假設(shè)VINP大于VINN，比較器輸出VOUTP為高電平，VOUTN為低電平；反之，若VINP小于VINN，比較器輸出VOUTN為高電平，VOUTP為低電平。

(a) 電壓-時間轉(zhuǎn)換器

(b) 時間-數(shù)字轉(zhuǎn)換器

圖9 基于電壓控制延遲單元(VCDL)的比較器

HJTC 0.18 μm工藝仿真結(jié)果表明，本文提出的基于電壓控制延遲線的時域比較器的分辨率為5 mV，最高工作速度可達(dá)到200 MHz，輸入電壓范圍為-1～1 V，本文提出的比較器與Agnes 提出的比較器的性能對比如表1所示，可知本文提出的比較器在工作速度、精度和電壓輸入范圍方面都優(yōu)于傳統(tǒng)Agnes 提出的比較器。

表1比較器性能對比

Agnes比較器本文提出的比較器工藝(μm)0.180.18單端/差分單端單端、差分最高工作速度/MHz5200分辨率/μV1005輸入信號范圍/V0～1-1～1

[1]FAN Hua,HAN Xue,KOBENGE S B,et al.Design considerations for low-power time-mode SAR ADC[J].International Journal of Circuit Theory and Applications,2014,42(7):707-730.

[2]CHEN Z,JIANG Y,CAI C,et al.A 22.4 μW 80 dB SNDR ∑Δ modulator with passive analog adder and SAR quantizer for EMG application[C]//in IEEE Asian Solid State Circuits Conference(A-SSCC).[S.l.]:IEEE,2012,257-260.

[3]DONADKAR D N,BHANDARI S U.Review on comparator design for high speed ADCs[C]//in 2015 International Conference on Computing Communication Control and Automation(ICCUBEA).[S.l.]:IEEE,2015,974-978.

[4]FURUTA M,NOZAWA M,ITAKURA T.A 10 bit,40MS/s,1.21 mW pipelined SAR ADC using single-ended 1.5-bit/cycle conversion[J].IEEE Journal of Solid-state Circuits,2011，46(6)：1360-1370.

[5]PLAS G,DECOUTERE S,DONNAY S.A 0.16 pJ/conversion-step 2.5 mW 1.25 GS/s 4b ADC in a 90 nm digital CMOS process[C]// Proceedings of Digest of Technical Papers of IEEE International Solid-State Circuits Conference(ISSCC).[S.l.]:IEEE,2006.

[6]NGUYEN A T,XU J,YANG Z.A 14 bit 0.17 mm2SAR ADC in 0.13 μm CMOS for high precision nerve recording[C]//in Proceedings of IEEE CICC,[S.l.]:IEEE,2015,1-4.

[7]ZHOU Y,XU B,CHIU Y.A 12 bit 160 MS/s two-Sincerely yours,tep SAR ADC with background bit-weight calibration using a time-domain proximity detector[J].IEEE Journal of Solid-State Circuits,2015,50(4),920-931.

[8]CICCARELLA P,CARMINATI M,SAMPIETRO M,et al.Multichannel 65 zF rms resolution CMOS monolithic capacitive sensor for counting single micrometer-sized airborne particles on chip[J].IEEE Journal of Solid-State Circuits,2016,51(11):2545-2553.

[9]AGNES A,BONIZZONI E,MALCOVATI P,et al.A 9.4-ENOB 1V 3.8 W 100 kS/s SAR ADC with time-domain comparator[C]//IEEE International Solid-State Circuits Conference(ISSCC).[S.l.]:IEEE,2008,246-247.

[10]KOBENGE S.Circuit techniques for low-voltage low-power successive approximation register analog-to-digital converter[D].Beijing:Tsinghua University,2010.

[11]Christopher Taillefer.Analog-to-digital conversion via time-mode signal processing[D].Canada:thesis of McGill University 2003.

[12]SCHINKEL D,MENSINK E,KLUMPERINK E,et al.A double-tail latch-type voltage sense amplifier with 18ps setup+ hold time[C]// Proceedings of Digest of Technical Papers of IEEE International Solid-State Circuits Conference(ISSCC).[S.l.]:IEEE,2007:314-605.