用于多比特正交發(fā)射機(jī)的基于圖形轉(zhuǎn)換的全自動(dòng)預(yù)失真技術(shù)

沈逸磊，薛 盼，葉 峰，洪志良

(復(fù)旦大學(xué) 專用集成電路與系統(tǒng)國(guó)家重點(diǎn)實(shí)驗(yàn)室，上海 201203)

用于多比特正交發(fā)射機(jī)的基于圖形轉(zhuǎn)換的全自動(dòng)預(yù)失真技術(shù)

沈逸磊，薛 盼，葉 峰，洪志良

(復(fù)旦大學(xué) 專用集成電路與系統(tǒng)國(guó)家重點(diǎn)實(shí)驗(yàn)室，上海 201203)

多比特正交架構(gòu)是全數(shù)字發(fā)射機(jī)方案中最有前景的一種，但因?yàn)榇嬖谥@著的非線性，而需要復(fù)雜的二維預(yù)失真，并且前人提出的迭代測(cè)量法建立預(yù)失真表時(shí)間長(zhǎng)約1ms.本文提出了圖樣轉(zhuǎn)換的方案來解決預(yù)失真表建立時(shí)間過長(zhǎng)的問題.本文方案將預(yù)失真表的建立時(shí)間縮短到20μs之內(nèi)，同時(shí)對(duì)7.2dB PAPR和40MHz帶寬的長(zhǎng)期演進(jìn)(Long Term Evolation, LTE)信號(hào)，布局前仿真中預(yù)失真后信號(hào)帶內(nèi)誤差能減少到-30.07dB.本文方案不僅節(jié)省了預(yù)失真過程的時(shí)間和功耗，也使多比特正交發(fā)射機(jī)預(yù)失真表的實(shí)時(shí)建立首次成為可能.

全數(shù)字發(fā)射機(jī)； 多比特正交功放； 二維預(yù)失真； 圖樣轉(zhuǎn)換

近年來無線通信產(chǎn)業(yè)和市場(chǎng)發(fā)展迅速.采用線性功率放大器(簡(jiǎn)稱功放)的傳統(tǒng)模擬架構(gòu)繼續(xù)占據(jù)著設(shè)計(jì)和市場(chǎng)的主流，新型的全數(shù)字架構(gòu)的發(fā)射機(jī)正在越來越受到研究者和工業(yè)界的關(guān)注，這其中有一部分應(yīng)當(dāng)歸功于全數(shù)字架構(gòu)發(fā)射機(jī)良好的靈活性和可移植性.此外，全數(shù)字架構(gòu)發(fā)射機(jī)可以應(yīng)用開關(guān)功放也是采用全數(shù)字架構(gòu)的一個(gè)重要的因素，因?yàn)殚_關(guān)功放具有能量效率高的優(yōu)勢(shì).

為了利用好全數(shù)字架構(gòu)發(fā)射機(jī)的優(yōu)勢(shì)，前人曾提出過許多方案.根據(jù)功放輸入端的比特?cái)?shù)，這些架構(gòu)可以分為多比特架構(gòu)和單比特架構(gòu)兩大類.在每一類中，又可以按照傳統(tǒng)的正交、極化、移相的框架進(jìn)行分類.移相單比特架構(gòu)如文獻(xiàn)[1]，巧妙地將典型的移相調(diào)制以脈寬調(diào)制移植到單比特架構(gòu)中.但是，這類設(shè)計(jì)中的單比特功放不可避免地會(huì)引入較多的帶外噪聲，這就需要片上或片外的濾波網(wǎng)絡(luò)對(duì)其進(jìn)一步濾除.此外，這種方案只對(duì)峰均功率比(Peak-to-Average Power Ratio, PAPR)不太大的信號(hào)效果較好.文獻(xiàn)[2]中提出的單比特極化調(diào)制，在對(duì)大動(dòng)態(tài)范圍的適應(yīng)性和誤差向量幅度(Error Vector Magnitude, EVM)上表現(xiàn)得比單比特移相方案更好，但帶外噪聲的問題仍然沒有解決.此外，這兩種方案都需要復(fù)雜的CORDIC計(jì)算.文獻(xiàn)[3]中的單比特正交架構(gòu)采用的是ΔΣ調(diào)制，雖然不需CORDIC計(jì)算，但ΔΣ調(diào)制帶來的帶外噪聲比前兩種方案都更高.因此，帶外噪聲壓倒性地占據(jù)了功耗的主要部分，功放能量效率變低，而這與采用全數(shù)字架構(gòu)希望能獲得更高能量效率的初衷背道而馳，這就使單比特正交架構(gòu)的方案的實(shí)用性受到了挑戰(zhàn).

因?yàn)閱伪忍丶軜?gòu)的發(fā)射機(jī)一直受帶外噪聲的問題困擾，在全數(shù)字發(fā)射機(jī)的框架下，多比特架構(gòu)是不言自明的另一個(gè)選擇.但代價(jià)是多比特發(fā)射機(jī)存在單比特架構(gòu)天生免疫的非線性問題.文獻(xiàn)[4]展示了一種多比特極化方案，其中采用的是線性功放常用的預(yù)失真技術(shù)——將預(yù)失真分解為AM-AM和AM-PM兩部分分別進(jìn)行，預(yù)失真后信號(hào)能達(dá)到-28dB的EVM和19.8%的系統(tǒng)效率.盡管該設(shè)計(jì)的性能令人滿意，但一般認(rèn)為極化調(diào)制發(fā)射機(jī)一般而言對(duì)寬帶信號(hào)的支持較差[5]，這很大程度上阻礙了其在當(dāng)今無線通信場(chǎng)景中的廣泛應(yīng)用.

排除了其他的可能性之后，最有前景的全數(shù)字發(fā)射機(jī)架構(gòu)就是正交架構(gòu).因此，本文以下的討論將圍繞全數(shù)字多比特正交架構(gòu)展開.但在多比特正交架構(gòu)的領(lǐng)域中目前還沒有很大的進(jìn)展，這中間很大一部分要?dú)w咎于該架構(gòu)中獨(dú)有的極其復(fù)雜的非線性特性.線性功放中的非線性只有AM-AM和AM-PM成分，即只有幅度是非線性的自變量，因而根據(jù)定義，這種非線性是一維的.相反，多比特正交架構(gòu)中的非線性中還存在PM-PM和PM-AM成分，并且相當(dāng)顯著，因而幅度和相位的相互作用決定了多比特正交架構(gòu)中非線性的二維特性.因?yàn)橄惹鞍l(fā)表的預(yù)失真技術(shù)方案多數(shù)是針對(duì)只有一維非線性的線性功放的，像文獻(xiàn)[4]那樣簡(jiǎn)單地模仿用在線性功放上的預(yù)失真技術(shù)，在多比特正交架構(gòu)中將不會(huì)再奏效.為了實(shí)現(xiàn)多比特正交方案，我們需要的是一種針對(duì)二維非線性的預(yù)失真技術(shù).

文獻(xiàn)[6]中所展示的預(yù)失真方案是我們所知的最有前景的方案，也是多比特正交架構(gòu)中少有的經(jīng)過了硬件驗(yàn)證的一個(gè)設(shè)計(jì).該方案中，預(yù)失真器的實(shí)現(xiàn)借助的是基于查找表的雙線性插值，在這以外還內(nèi)建有一條完整的自測(cè)量通路和數(shù)字信號(hào)處理單元來生成預(yù)失真器查表插值所需的表項(xiàng).這個(gè)系統(tǒng)有兩種工作模式： 訓(xùn)練模式和發(fā)射模式.在訓(xùn)練模式下，系統(tǒng)發(fā)射一個(gè)訓(xùn)練序列，同時(shí)根據(jù)反饋通路上測(cè)得的功放輸出值，迭代地校正功放的輸入以使其接近理想的經(jīng)過預(yù)失真的值.待所有預(yù)失真的映射都已經(jīng)得到并儲(chǔ)存，系統(tǒng)可進(jìn)入發(fā)射模式，并通過查找相應(yīng)的預(yù)失真數(shù)據(jù)以及插值對(duì)輸入進(jìn)行預(yù)失真.查找表和插值的結(jié)合大大降低了需要存儲(chǔ)的數(shù)據(jù)規(guī)模，并且讓方案變得切實(shí)可行，還能保證預(yù)失真性能良好.這種基于查找表的雙線性插值，對(duì)40MHz帶寬信號(hào)，在17.1dBm輸出功率條件下得到了-28dB的EVM，這個(gè)結(jié)果是比較令人滿意的.

雖然已經(jīng)有了很大的進(jìn)步，這個(gè)解決方案還不能說是十全十美的.遺留的問題有兩點(diǎn)： 第一，該方案的迭代特點(diǎn)導(dǎo)致預(yù)失真查找表的建立相當(dāng)?shù)托?，根?jù)文中描述需要近1ms；第二，迭代方案的收斂特性在文中沒有提及，而該方案是否對(duì)比較一般的多比特正交方案都適用是有疑問的.為了解決這些問題，我們提出了一種新的基于非迭代的圖樣轉(zhuǎn)換的預(yù)失真查找表建立方案，優(yōu)化后的方案可以避免上文的提到的兩個(gè)缺陷.

本文的結(jié)構(gòu)如下.第2節(jié)呈現(xiàn)的是圖樣轉(zhuǎn)換的預(yù)失真查找表建立方案.第3節(jié)詳細(xì)介紹圖樣轉(zhuǎn)換的原理和實(shí)現(xiàn).第4節(jié)給出綜合和仿真結(jié)果.

1 系統(tǒng)描述

在深入介紹之前，有必要大致介紹一下功放的失真特性和預(yù)失真技術(shù).圖樣指的是結(jié)構(gòu)化的信號(hào)矢量的序列.圖1繪出了兩對(duì)圖樣PRED和SQpred、SQdist和DIST之間的關(guān)系，這些圖樣反映了功放的輸入-輸出映射.模擬輸出圖樣SQpred是方格，而其對(duì)應(yīng)的未失真的數(shù)字輸入圖樣是PRED.數(shù)字輸入圖樣SQdist是方格，而其對(duì)應(yīng)的失真的模擬輸出圖樣是DIST.

1.1 系統(tǒng)概要

發(fā)射機(jī)有兩個(gè)工作模式： 建立模式和發(fā)射模式.為了能讓發(fā)射機(jī)發(fā)射不失真的信號(hào)，預(yù)失真器在發(fā)射模式下開啟，其查找表即PRED存儲(chǔ)在存儲(chǔ)器中.為此，系統(tǒng)首先要被配置在建立模式下以建立預(yù)失真器所需的預(yù)失真表PRED.圖2是當(dāng)前方案的示意圖.

建立模式的流程大致如下.首先，功放輸入一個(gè)掃遍SQdist的掃描信號(hào)，而接收通路測(cè)量失真的功放輸出以建立DIST.之后圖樣轉(zhuǎn)換器開始工作，根據(jù)給定的SQpred根據(jù)DIST逐點(diǎn)將SQpred轉(zhuǎn)換為PRED并將PRED寫入存儲(chǔ)器中，以待發(fā)射模式下由預(yù)失真器訪問.

1.2 系統(tǒng)的實(shí)現(xiàn)

圖3 系統(tǒng)模塊圖Fig.3 Block diagram of the system

本設(shè)計(jì)系統(tǒng)框圖見圖3.整個(gè)系統(tǒng)主體由發(fā)射機(jī)、接收機(jī)和定制的數(shù)字信號(hào)處理單元(Digital Signal Processing, DSP)構(gòu)成，在系統(tǒng)級(jí)上形成一個(gè)環(huán).發(fā)射機(jī)由數(shù)字前端(Digital Front End, DFE)、數(shù)字上混頻器、功放(Power Amplifier, PA)組成，其中DFE包含升采樣濾波器和數(shù)字預(yù)失真器兩部分.接收機(jī)由低噪聲放大器(Low Noise Amplifier, LNA)、數(shù)字下混頻器、可變?cè)鲆娣糯笃?Variable Gain Amplifer, VGA)、數(shù)模轉(zhuǎn)換器(Analog-to-Digital Converter, ADC)級(jí)聯(lián)而成.自動(dòng)增益控制器(Automatic Gain Controller, AGC)控制VGA的增益，掃描信號(hào)發(fā)生器輸出可饋給上混頻器，兩模塊其實(shí)都是圖3中未繪出的系統(tǒng)控制器的一部分.DSP從ADC獲得信號(hào)，繼而將預(yù)失真表送給預(yù)失真器.DSP由三部分構(gòu)成： MEMdist用于存儲(chǔ)失真圖樣DIST，MEMpred用于存儲(chǔ)預(yù)失真圖樣PRED，圖樣轉(zhuǎn)換器實(shí)現(xiàn)構(gòu)造PRED的運(yùn)算.圖樣轉(zhuǎn)換的詳細(xì)算法和過程在下一節(jié)詳述.

系統(tǒng)模式可以用串行外圍接口(Serial Peripheral Interface, SPI)等進(jìn)行配置.在建立模式下，上混頻器選擇掃描信號(hào)為輸入，接收機(jī)作為接收通路來測(cè)量功放輸出；功放輸出衰減后耦合到下混頻器的輸入端.在發(fā)射模式下，發(fā)射機(jī)和接收機(jī)以時(shí)分雙工的方式工作.

2 圖樣轉(zhuǎn)換的原理和算法

2.1 雙線性插值的原理

理想情況下，可認(rèn)為PRED、SQpred、DIST、SQdist4個(gè)圖樣都足夠密，可以使PRED或DIST中任意一個(gè)四邊形格子內(nèi)部的非線性都很小.假定pred(·)是功放的預(yù)失真函數(shù)，能從功放的輸出倒推到其輸入.給定一個(gè)輸入P以及4個(gè)相鄰點(diǎn)A、B、C、D，并且這4個(gè)點(diǎn)構(gòu)成逆時(shí)針圍繞P的凸四邊形的4個(gè)頂點(diǎn)時(shí)，當(dāng)局域線性條件滿足時(shí)下式近似成立：

pred(P)≈ (1-α)(1-β)pred(A)+α(1-β)pred(B)+

αβpred(C)+(1-α)βpred(D)，

(1)

其中α、β是處于[0,1)之間的系數(shù)，并滿足：

P=(1-α)(1-β)A+α(1-β)B+αβC+(1-α)βD.

(2)

在上例中，A、B、C、D被稱作P關(guān)于pred(·)的4個(gè)有序的相鄰點(diǎn).只有對(duì)應(yīng)某個(gè)給定的SQpred的PRED已知，并且此SQpred里對(duì)函數(shù)定義域里任意一個(gè)P都有4個(gè)相鄰點(diǎn)A、B、C、D時(shí)，算法才可以應(yīng)用.圖4(a)中繪出了一般的情況.

構(gòu)造出這樣的PRED以后，下面主要的任務(wù)就是找到相鄰點(diǎn)A、B、C、D和對(duì)應(yīng)的系數(shù)α、β了.為了能使這個(gè)過程能容易完成，最簡(jiǎn)單的辦法是令SQpred為方格，這就有：

(3)

如果把格子的大小定義為1.相應(yīng)地，α、β也可以表示為：

(4)

在預(yù)失真器的硬件實(shí)現(xiàn)中，A、B、C、D可以根據(jù)P的最高位(Most Significant Bit, MSB)尋址得到，而α、β只需取P的最低位(Least Significant Bit, LSB)即可.圖4(b)繪出了pred(·)的定義域里的格點(diǎn)取方格的特殊情形(SQpred的情形).

圖4 插值的不同實(shí)現(xiàn)方法Fig.4 Different realizations of the interpolation

2.2 圖樣轉(zhuǎn)換的原理

下一步就是獲得預(yù)失真函數(shù)pred(·)，或者等效地也可以用對(duì)應(yīng)一個(gè)給定方格點(diǎn)SQpred的預(yù)失真圖樣來代替.

給定輸入來測(cè)量功放的輸出很容易.但給定輸出要求功放的輸入就難多了——除非測(cè)量和分析迭代進(jìn)行，這正是文獻(xiàn)[6]的做法.于是，我們提出用下面的間接法來獲得想要的預(yù)失真對(duì)應(yīng)關(guān)系：

(1) 測(cè)量對(duì)應(yīng)某個(gè)給定的方格點(diǎn)SQdist的失真圖樣；

(2) 對(duì)PRED中每個(gè)要求的pred(P)，求P在DIST中的4個(gè)相鄰點(diǎn)并用內(nèi)插法得到一個(gè)pred(P)的近似值.之后用這些pred(P)的近似值構(gòu)造PRED.

上面(2)中用到的內(nèi)插如圖4(c)所示.注意此時(shí)DIST并非方格點(diǎn)，其格子是一般的凸四邊形，這就導(dǎo)致了兩個(gè)問題： 首先，如果不加優(yōu)化，為了確定相鄰點(diǎn)需要遍歷DIST中的每一個(gè)格子，這樣做的代價(jià)是每個(gè)格子至少要做8次乘法，而搜索的規(guī)模與DIST中的格子數(shù)成正比，這個(gè)方案很難讓人接受；其次，當(dāng)DIST的格子不是矩形時(shí)，求得α、β也并不容易.因此，尋求硬件可實(shí)現(xiàn)的圖樣轉(zhuǎn)換算法是關(guān)鍵的一步.

2.3 硬件可實(shí)現(xiàn)的圖樣轉(zhuǎn)換算法

本設(shè)計(jì)提出了一種優(yōu)化的兩步式相鄰點(diǎn)搜索方案來回避上述困難： 第一步，將P與DIST中的所有點(diǎn)(而非格子的邊)相比較，根據(jù)得到的結(jié)果圈定一個(gè)粗略范圍，即包含P的所在格ABCD的待定格集合{AiBiCiDi}；第二步，再在{AiBiCiDi}內(nèi)進(jìn)一步搜索P的所在格ABCD.

那么第一步的實(shí)施就轉(zhuǎn)化成了，對(duì)DIST中一個(gè)具體的待定格AiBiCiDi，如何定義以及判斷其屬于不屬于{AiBiCiDi}.易知，P被AiBiCiDi包圍的一個(gè)必要條件是，P的x坐標(biāo)不超出AiBiCiDi4個(gè)頂點(diǎn)的x坐標(biāo)范圍，并且P的y坐標(biāo)不超出AiBiCiDi4個(gè)頂點(diǎn)的y坐標(biāo)范圍.那么DIST中所有滿足該必要條件的格子AiBiCiDi就組成了待定格集合{AiBiCiDi}.根據(jù)這種定義，篩選的判別式，如式(5)所示，是易于計(jì)算的：

(5)

圖5 待定格的合并Fig.5 Coalescence of the candidate cells

實(shí)際的算法實(shí)現(xiàn)仍然要求我們給出一個(gè)確定的待定格上限.理論上待定格當(dāng)中可能存在兩個(gè)格子的拓?fù)渚嚯x任意遠(yuǎn)，并且待定格的總數(shù)可能達(dá)到任意多.不過，當(dāng)某兩個(gè)待定格所夾的行(列)數(shù)超過1行(列)時(shí)(以相鄰的兩行所夾的行數(shù)為0，以此類推)，中間的格子必然很扁(參見圖5(a)，其中深色格是所在格；淺色和深色格都是待定格).

表面上，任意多總數(shù)的待定格會(huì)使方格排除法并不能簡(jiǎn)化搜索格子的運(yùn)算.不過可以再做一步近似： 考慮到存在兩個(gè)待定格的拓?fù)渚嚯x很遠(yuǎn)時(shí)，中間很扁的格子可以合并而并不顯著影響插值精度.合并的結(jié)果總可以使合并后的待定格形成不超過井字形3×3的9格.圖5(b)繪出了合并后格子在DIST和SQdist中的對(duì)照情形.待定格合并后，排查的規(guī)模就減小到在不超過9個(gè)合并后的新待定格中找到1個(gè)所在格了，這個(gè)計(jì)算量是可以承受的.

接著，對(duì)每一個(gè)待定格AiBiCiDi，進(jìn)一步檢查AiBiCiDi是否包圍P.僅當(dāng)滿足式(6)時(shí)AiBiCiDi包圍P：

(6)

其中： ×表示兩矢量的叉積；Ai、Bi、Ci、Di是格子逆時(shí)針順序的4個(gè)頂點(diǎn).搜索一直進(jìn)行到找到一個(gè)包圍P的AiBiCiDi為止，該AiBiCiDi就是所求的所在格ABCD.

一旦找到所在格，P相對(duì)于所在格的歸一化位置系數(shù)由式(7)給出：

(7)

其中α、β是兩個(gè)維度上的歸一化位置系數(shù)，如圖4(a)所示.

已知所在格的位置和歸一化位置系數(shù)，預(yù)失真的近似值是：

(8)

2.4 圖樣轉(zhuǎn)換的硬件實(shí)現(xiàn)

圖樣轉(zhuǎn)換算法的流程圖實(shí)現(xiàn)如圖6所示.實(shí)現(xiàn)該流程的DSP由失真圖樣存儲(chǔ)器(MEMdist)、圖樣轉(zhuǎn)換器、預(yù)失真圖樣存儲(chǔ)器(MEMpred)組成，如圖7所示MEMdist把失真序列組織成DIST并儲(chǔ)存之.訓(xùn)練序列結(jié)束時(shí)，系統(tǒng)控制器啟動(dòng)逐項(xiàng)計(jì)算PRED的序列，并將結(jié)果存在MEMpred里.內(nèi)部循環(huán)和分支由有限狀態(tài)機(jī)控制.

3 綜合和仿真結(jié)果

3.1 綜合

本設(shè)計(jì)采用TSMC 65 nm工藝實(shí)現(xiàn)，數(shù)字部分綜合采用Synopsys Design Compiler和IC Compiler.數(shù)字部分所占面積為0.34 mm2.

3.2 仿真

系統(tǒng)的仿真涵蓋了3種情況：

仿真Ⅰ是應(yīng)用理想預(yù)失真圖樣在MatLab平臺(tái)上的行為級(jí)仿真.預(yù)失真后帶內(nèi)誤差是-39.83dBc，左右鄰帶誤差都是-52dBc.

仿真Ⅱ是應(yīng)用圖樣轉(zhuǎn)換器生成的預(yù)失真圖樣在MatLab平臺(tái)上的行為級(jí)仿真.預(yù)失真后帶內(nèi)誤差是-34.87dBc，左右鄰帶誤差分別是-43dBc和-44dBc.

仿真Ⅲ是應(yīng)用圖樣轉(zhuǎn)換器生成的預(yù)失真圖樣在Cadence平臺(tái)上的布局前仿真.除了ADC采用行為級(jí)模型以加速仿真以外，整個(gè)系統(tǒng)在晶體管級(jí)進(jìn)行仿真.仿真Ⅲ結(jié)果顯示，針對(duì)7.2dB PAPR、40MHz帶寬的LTE信號(hào)，在13.82dBm的發(fā)射信號(hào)功率下，系統(tǒng)可以將發(fā)射機(jī)的帶內(nèi)誤差從-16.55dB降至-30.07dB.

在仿真Ⅲ中，預(yù)失真表的完整建立分為兩步，即圖樣測(cè)量和圖樣轉(zhuǎn)換.ADC工作在40MHz采樣頻率下時(shí)，圖樣測(cè)量占時(shí)13.6μs.圖樣轉(zhuǎn)換約占時(shí)3μs，這取決于發(fā)射機(jī)失真圖樣的不同而略有差異.

4 結(jié) 語

本文提出了圖樣轉(zhuǎn)換法來建立預(yù)失真系數(shù)表，以應(yīng)用于基于查找表的雙線性預(yù)失真器，可以很好地消除多比特正交數(shù)字發(fā)射機(jī)的復(fù)雜二維失真： 建立模式下發(fā)射機(jī)發(fā)射掃描信號(hào)，通過片上的接收通路測(cè)量耦合而得的輸出信號(hào)，經(jīng)數(shù)字信號(hào)處理單元計(jì)算得到預(yù)失真查找表.根據(jù)這種方法，文中給出了實(shí)際的設(shè)計(jì)實(shí)例.相較于前人提出的迭代測(cè)量法每一次預(yù)失真表的建立會(huì)在發(fā)射機(jī)和接收機(jī)都被占用的情況下持續(xù)約1ms，本文提出的圖樣轉(zhuǎn)換法的最大優(yōu)勢(shì)是訓(xùn)練時(shí)間短.考慮圖樣測(cè)量的時(shí)間(13.6μs)小于LTE-TDD系統(tǒng)中發(fā)射機(jī)過渡時(shí)間(17μs)，這意味著有可能在每個(gè)幀的發(fā)射之前都重新進(jìn)行一次預(yù)失真表的建立，從而預(yù)失真表可以在通信過程中隨時(shí)更新以緊跟發(fā)射機(jī)失真特性的變化而不需打斷收發(fā)進(jìn)程.

[1] WALLING J S, LAKDAWALA H, PALASKAS Y,etal. A Class-E PA with pulse-width and pulse-position modulation in 65 nm CMOS [J].IEEEJournalofSolid-StateCircuits, 2009,44(6)： 1668-1678.

[2] NUYTS P A J, SINGERL P, DIELACHER F,etal. A fully digital delay line based GHz range multimode transmitter front-end in 65-nm CMOS [J].IEEEJournalofSolid-StateCircuits, 2012,47(7)： 1681-1692.

[3] ZHAO Y, SHEN Y, XUE P,etal. An all-digital gigahertz Class-S transmitter in a 65-nm CMOS [J].IEEETransactionsonVeryLargeScaleIntegrationSystems, 2016,24(4)： 1402-1411.

[4] YE L, CHEN J, KONG L,etal. Design considerations for a direct digitally modulated WLAN transmitter with integrated phase path and dynamic impedance modulation [J].IEEEJournalofSolid-StateCircuits, 2013,48(12)： 3160-3177.

[5] LIANG P, WANG H, PENG C H,etal. Digital transmitter design for mobile devices [J].IEEECommunicationsMagazine, 2013,51(10)： 114-123.

[6] WANG H, PENG C H, CHANG Y,etal. A highly-efficient multi-band multi-mode all-digital quadrature transmitter [J].IEEETransactionsonCircuits&SystemsIRegularPapers, 2014,61(5)： 1321-1330.

FullyAutomaticPredistortionBasedonProfileInversionforMulti-bitCartesianTransmitters

SHENYilei,XUEPan,YEFeng,HONGZhiliang

(StateKeyLabofASIC&System,FudanUniversity,Shanghai201203,China)

The multi-bit Cartesian scenario, one of the most promising scenarios among the all-digital diversity of the transmitters, exhibits significant nonlinearity and requires complex 2D predistortion. As a partial solution to building the predistortion coefficients, iterative measurement has been proposed, but it is imperfect with respect to its lengthy procedure which takes around 1 ms. We propose a novel scheme of profile inversion to tackle the problems. Compared to iterative measurement, our scheme greatly reduces the setup time in the predistortion coefficients to less than 20 μs, while achieving predistorted in-band error of -30.07 dB with an LTE signal with 7.2 dB PAPR in pre-layout simulation. Not only does the present scheme save the time and power consumption in the predistortion process, but also it renders a real-time predistortion setup for multi-bit Cartesian transmitters practicable for the first time.

all-digital transmitter; multi-bit Cartesian power amplifier; 2D predistortion; profile inversion

0427-7104(2017)06-0725-07

2017-03-23

沈逸磊(1991—)，碩士研究生；洪志良，教授，通信聯(lián)系人，E-mail： zlhong@fudan.edu.cn.

TN4

A