高性能DSP核心電源設計及其紋波電壓抑制

韓星越，劉純武，巴俊皓

(國防科學技術(shù)大學 機電工程與自動化學院，湖南 長沙 410073)

高性能DSP核心電源設計及其紋波電壓抑制

韓星越，劉純武，巴俊皓

(國防科學技術(shù)大學 機電工程與自動化學院，湖南 長沙410073)

針對高性能DSP核心電源的供電需求，給出了以LTM4650作為核心器件的大電流、小紋波、小尺寸電源設計方案。通過對電壓紋波產(chǎn)生原因的分析，提出了電壓紋波抑制的方法，并經(jīng)過仿真和實際測試，保證了高性能DSP的正常工作，對于其他數(shù)字電源設計有一定參考意義。

LTM4650；電源方案；紋波抑制

0 引言

隨著光纖通信技術(shù)的發(fā)展以及復雜調(diào)制方式與編碼格式的使用，數(shù)字信號處理器(Digital Signal Processor, DSP)在高速光傳輸系統(tǒng)的信號處理中起到了關(guān)鍵作用。而電源是DSP系統(tǒng)設計的基礎，也是DSP系統(tǒng)設計的一個重點。

為了得到一個可靠的電源設計，必須考慮如下問題：(1)負載電流上下極限值；(2)輸出電壓紋波；(3)電路空間大小；(4)上電順序；(5)電磁兼容性等[1]。

本文提出一種針對高性能DSP的電源設計方案，通過對輸出電壓紋波的仿真和實際測試，保證了DSP系統(tǒng)的性能穩(wěn)定。

1 核心電源需求分析

本文使用的高性能100G DSP是一款基于數(shù)字相干檢測技術(shù)的大規(guī)模集成電路，是構(gòu)建100G超高速長距離數(shù)字光傳輸系統(tǒng)的關(guān)鍵。數(shù)字相干檢測技術(shù)中一系列復雜的數(shù)字算法，例如：時鐘恢復、色散補償?shù)萚2]，都在該100G DSP中進行。因此必須以高性能的電源作為保證。

100G DSP電源主要分為0.875 V核心電源，0.9 V的ADC、PLL、SFI-S供電和1.8 V的IO供電，具體參數(shù)見表1。在電源設計時必須嚴格遵守表1中的推薦工作條件，以確保能安全穩(wěn)定地使用100G DSP。

表1 100G DSP 推薦工作條件

該DSP系統(tǒng)對于上電順序和電磁兼容性沒有特別要求，因此本文不作討論。

2 核心電源設計

從表1可知，100G DSP的核心電壓為0.875 V，最小值和最大值分別為0.825 V和0.925 V，電壓波動要求在0.1 V以內(nèi)，且核心電源在滿載工作時電流高達71.28 A。因此，線性穩(wěn)壓電源已經(jīng)不能滿足需求，只能選用開關(guān)穩(wěn)壓電源。開關(guān)電源的功率管要求工作在高頻狀態(tài)下，具有效率高、損耗小以及功率密度高等特點[3]，但開關(guān)穩(wěn)壓電源的紋波較大，在電源設計時就必需考慮電壓紋波的抑制，以滿足100G DSP的電源要求。

2.1器件選擇

針對100G DSP峰值電流較高的特性，同時考慮實際電路的空間限制，最終選擇LINEAR的微型電源模塊LTM4650作為核心器件。

LTM4650是一款雙通道25 A或者單通道50 A輸出的開關(guān)降壓型DC/DC微型電源模塊，其內(nèi)部集成了開關(guān)控制器、MOSFET、屏蔽電感以及相關(guān)支持組件[4]。該器件主要優(yōu)勢在于其精準的電流模式架構(gòu)，能實現(xiàn)多相均流，2個器件可以輸出高達100 A的電流，且具有封裝小(16 mm×16 mm×5.01 mm)、散熱好等特點，能很好地滿足100G DSP的實際電路要求。

2.2電源結(jié)構(gòu)設計

通過兩片LTM4650并聯(lián)的方式，能滿足DSP的電源需求。針對大功率、大電流開關(guān)電源，采用多相位疊加的方式，可在一定程度上抑制電壓紋波，其基本思路如下。

以雙路開關(guān)電源并聯(lián)為例(如圖1所示)，DC1和DC2兩路電源能同時提供輸出功率，此兩路電源均存在紋波。假設兩路電源輸出的占空比均為50%，并通過調(diào)整使其紋波相位差為180°，兩路電源的輸出相疊加，電壓波動能相互抵消，紋波就會明顯減弱，電源性能得以提高[5]。

圖1 雙路電源紋波抵消基本原理

對于LTM4650，改變PHASMD引腳的電平(如表2所示)可使CLKOUT引腳輸出不同相位的時鐘。

表2 PHASMD引腳電平與相位對應關(guān)系

另一片LTM4650可通過MODE_PLLIN引腳接收該時鐘，并使用內(nèi)部PLL進行開關(guān)頻率的相位同步，使輸出電壓達到對應的相位。

LTM4650最多可支持12路多相位并聯(lián)使用，輸出電流最高可達300 A。根據(jù)實際需求，采用4路多相位并聯(lián)，電流最高可達100 A，可滿足需求，如圖2所示。其中第一片LTM4650的輸出相位分別為0°和180°，第二片LTM4650的輸出相位分別是90°和270°。理論上四路電源疊加，紋波可以降低至原有的1/4。

圖2 LTM4650四相疊加原理圖

2.3外圍電路設計

確定電源四路并聯(lián)結(jié)構(gòu)之后，還需配置輸出電壓Vout、開關(guān)頻率fs、輸出電容Cout、輸入電容Cin等參數(shù)。

輸出電壓Vout可由連接在Vfb引腳和接地引腳之間的電阻Rfb分壓來確定，計算方法如下式：

(1)

對于多相并聯(lián)的情況，可采用公用的電壓設置電阻 ，并將各輸出通道接至同一反饋回路。根據(jù)100G DSP的核心電壓要求，使用公式(1)計算出Rfb=133 kΩ可以得到Vout=0.875 V。

開關(guān)頻率fs由Fset引腳的電壓來確定，如圖3所示。

圖3 Fset引腳電壓與開關(guān)頻率對應關(guān)系

選擇合適的開關(guān)頻率可以提高能量轉(zhuǎn)換效率，LINEAR官方推薦頻率見表3。

表3 官方推薦頻率

由于核心電壓為0.875 V，從表3可知，采用400 kHz的開關(guān)頻率，電源能達到理想效率。在圖3中，400 kHz對應于1.0 V，由于Fset引腳具有10 μA的恒定電流輸出，根據(jù)歐姆定律，可在該引腳串聯(lián)100 kΩ的頻率設置電阻來確定開關(guān)頻率。

輸出電容應具有低等效串聯(lián)電阻(Equivalent Series Resistance, ESR)的特性，以達到較低電壓紋波和較好的電源穩(wěn)定性?？紤]極端情況，對于階躍負載，輸出電容Cout的選取可參考公式(2)：

(2)

其中ΔVout為輸出電壓峰峰值，Istep為階躍負載。對于輸入12 V，輸出0.875 V，要求紋波ΔVout小于100 mV。ESR取50 mΩ，fs為400 kHz，計算得Cout為510 μF。每路輸出電容至少達到510 μF，如需更好的濾波效果，可適當增加輸出電容數(shù)量。

輸入電容Cin用于減小輸入電壓的紋波，如果系統(tǒng)設計要求保持某個小的輸入電壓紋波ΔVin，Cin可以用公式(3)計算：

(3)

其中，Iout為最大輸出電流，ΔVin為要求范圍內(nèi)輸入電壓紋波峰峰值，D表示輸出電壓與輸入電壓之比。在本設計中，Iout=71.28 A，D=0.073，fs=400 kHz，ΔVin=200 mV，帶入公式(3)計算得到Cin=60.25 μF，因此每路輸入至少選擇3個22 μF的電容并聯(lián)使用。

3 電源設計仿真

3.1電源紋波產(chǎn)生原因和影響因素

圖4 Buck型開關(guān)電源簡化原理圖

圖4為Buck型開關(guān)電源簡化原理圖，主要由開關(guān)管、電感、電容、快恢復二極管等組成。

開關(guān)管在PWM波的控制下進行高速開關(guān)時，會產(chǎn)生輸出電壓的波動，并在電路中引入一個同頻率的紋波。輸出回路的電感會有漏感產(chǎn)生，輸出二極管的反向恢復電流也會造成電流尖峰。在實際電路中，導線之間或電源引腳之間會存在各種形式的寄生電感，也會引入噪聲[6]。紋波電壓計算可參考公式(4)：

(4)

其中L和C分別表示開關(guān)電源中的電感和電容。

3.2不考慮電容ESR的理想設計仿真

在理想狀況下，Buck型開關(guān)電源原理圖如圖4所示，電容C的ESR=0。電壓紋波僅由開關(guān)管通斷產(chǎn)生。

利用LINEAR公司的專用仿真軟件LTspice進行仿真，參數(shù)為：Vin=12 V、Vout=0.875 V、fs=400 kHz，輸入電容選用3個22 μF的電容，輸出電容選用220 μF和330 μF的電容各一個。

根據(jù)公式(4)計算得到電壓紋波為9.6 mV，對于四相開關(guān)電源，紋波會減小至原有紋波的1/4，最終電壓紋波為2.4 mV。仿真結(jié)果如圖5所示。

圖5 不考慮電容ESR

不考慮電容ESR時的電壓紋波大約為2 mV，與理論計算結(jié)果相符，電源性能非常好。

3.3考慮電容ESR的實際設計仿真

在實際電路中，由于不良電氣連接以及電解液干枯等原因，使得電容ESR變大，進而引入較大的電壓紋波?，F(xiàn)只改變輸出電容的參數(shù)，進行如下討論。

(1)選用2個100 μF(ESR=25 mΩ)的陶瓷電容和一個330 μF(ESR=50 mΩ)的鉭電容。仿真結(jié)果如圖6所示。

圖6 普通電容的仿真結(jié)果

輸出電壓在800 mV～940 mV之間波動，電壓紋波約為140 mV，超出100G DSP的推薦工作范圍。

(2)選用ESR更小、容值更大的輸出電容，2個220 μF(ESR=12 mΩ)的陶瓷電容和一個470 μF(ESR=15 mΩ)的鉭電容，仿真結(jié)果如圖7所示。

圖7 低ESR電容的仿真結(jié)果

選用品質(zhì)更好的電容后，電壓紋波明顯減小，輸出電壓在868 mV～880 mV之間波動，電壓紋波大約為12 mV，完全滿足100G DSP的供電需求。

4 電源實際測試

4.1選用普通電容的電壓紋波

實際電路測試時，選用ESR為25 mΩ的100 μF鉭電容(T520B107M00ATE025)和ESR為 50 mΩ的330 μF鉭電容(T520X337M010ATE050)作為輸出電容。示波器交流耦合的測試結(jié)果如圖8所示，電壓紋波大約為175 mV，大于140 mV的仿真結(jié)果。原因可能是實際電路中的焊接電阻和過孔引入的電阻不可忽略，造成電容ESR增大，從而導致電壓紋波增大。

圖8 普通電容的測試結(jié)果

4.2選用低ESR電容的電壓紋波

將輸出電容換為ESR為12 mΩ的220 μF鉭電容(T520B227M2R5ATE012)和ESR為15 mΩ的470 μF鉭電容(T520D477M006ATE015)進行測試，結(jié)果如圖9所示，電壓紋波大約為15 mV，與仿真結(jié)果接近，滿足設計要求。

圖9 低ESR電容的測試結(jié)果

5 結(jié)論

本文根據(jù)100G DSP的電源需求，提出了以LTM4650作為核心器件的電源設計方案，使用多相并聯(lián)的方法，同時選用低ESR電容，對電壓紋波進行抑制，通過仿真以及實際測試，對設計的電源性能進行了驗證，能夠滿足100G DSP低電壓、大電流、小紋波的供電需求，保證了DSP系統(tǒng)的性能穩(wěn)定。

[1] 黃智偉. 電子系統(tǒng)的電源電路設計[M]. 北京: 電子工業(yè)出版社, 2014.

[2] 余建軍, 遲楠, 陳楠, 等. 基于數(shù)字信號處理的相干光通信技術(shù)[M]. 北京: 人民郵電出版社, 2013.

[3] 周細義, 陳松, 彭鑫, 等.簡易數(shù)字控制開關(guān)電源設計與實現(xiàn)[J].微型機與應用, 2016, 35(15): 34-37,41.

[4] Linear Technology. LTM4650 dual 25A or single 50A DC/DC μModule Regulator[Z]. 2016.

[5] 方宇杰,蘇秉華,杭凌俠. 開關(guān)電源紋波抑制研究[J]. 現(xiàn)代電子技術(shù),2012,35(10):136-138.

[6] 劉鄭輝,席自強. 基于Buck電路的開關(guān)電源紋波的計算和抑制[J]. 湖北工業(yè)大學學報,2007,22(5):22-24.

2017-04-28)

韓星越(1992-)，男，碩士，主要研究方向：網(wǎng)電空間測控。

劉純武(1963-)，男，碩士，副教授，主要研究方向：網(wǎng)電空間測控。

巴俊皓(1991-)，男，博士，主要研究方向：網(wǎng)電空間測控。

Core power scheme and ripple rejection of high performance DSP

Han Xingyue, Liu Chunwu, Ba Junhao

(College of Mechatronics Engineering and Automation, National University of Defense Technology, Changsha 410073, China)

To meet the power demand of high-performance Digital Signal Processor (DSP)，the scheme with characters of high currents, low voltage ripple and small size is proposed, which takes LTM4650 as the core device. By analyzing the cause of voltage ripple, method of ripple rejection is offered, which is tested by simulation and actual circuits. It is able to guarantee the normal operation of high-performance DSP and has certain reference value for the design of other digital power supply.

LTM4650; power scheme; ripple rejection

TP334

A

10.19358/j.issn.1674- 7720.2017.22.010

韓星越，劉純武，巴俊皓.高性能DSP核心電源設計及其紋波電壓抑制J.微型機與應用，2017,36(22)：34-36,40.