疊層式3D封裝技術(shù)及其應(yīng)用

李振華+加海+孫成思

摘要：隨著科學(xué)技術(shù)的發(fā)展，電子設(shè)備的發(fā)展越來越傾向于追求便攜化、精密化和低功耗化，在這一趨勢(shì)下，疊層式3D封裝技術(shù)應(yīng)運(yùn)而生。疊層式3D封裝技術(shù)是在2D平面封裝的基礎(chǔ)上，將芯片、硅、圓片等組件堆疊互連，形成三維封裝。疊層式3D封裝具有集成度高、尺寸小、生產(chǎn)成本低等特點(diǎn)，因此它在市場(chǎng)中擁有廣闊的應(yīng)用前景。以下我將總結(jié)疊層式3D封裝的類型、性能以及應(yīng)用現(xiàn)狀。

關(guān)鍵詞：疊層式3D封裝；特點(diǎn)；應(yīng)用

3D封裝技術(shù)發(fā)展迅速的原因，首先是順應(yīng)便攜式電子產(chǎn)品的發(fā)展趨勢(shì)，提高芯片的運(yùn)行速度，同時(shí)在有限的空間內(nèi)實(shí)現(xiàn)功能的多樣化和存儲(chǔ)容量的擴(kuò)大化，原來的傳統(tǒng)技術(shù)已經(jīng)無法滿足要求；其次，連接芯片的引線過長(zhǎng)，數(shù)據(jù)傳輸速度也隨之變慢，目前芯片工作的最高頻率已經(jīng)超過了PCB的信號(hào)傳輸速度標(biāo)準(zhǔn)，因此，只能通過3D封裝技術(shù)，大大縮短引線長(zhǎng)度，減小芯片尺寸，提高芯片性能。

1 疊層式3D封裝的分類

1.1芯片疊層

芯片疊層包括三種形式，一是兩個(gè)及以上芯片互相堆疊，芯片在原先的X-Y二維平面上沿著Z方向堆疊，并采用引線鍵合的方式進(jìn)行互連和封裝；二是芯片與圓片堆疊，芯片與圓片堆疊以后采用倒裝方式和置球鍵合方式來進(jìn)行互連；三是圓片與圓片堆疊，即將完成擴(kuò)散的晶圓研磨成薄片后逐層堆疊，并通過微小的通孔而實(shí)現(xiàn)互連，[1]這一種形式能夠使芯片立體堆疊的密度更大，并縮小了整體尺寸，降低了功耗，提高了芯片的速度。

1.2封裝疊層

封裝疊層主要分為兩種種形式，一是封裝內(nèi)封裝（PIP），即把多個(gè)芯片立體堆疊在同一個(gè)封裝腔體內(nèi)；二是封裝外封裝（POP），把兩個(gè)相匹配的封裝件通過引線或者基板互連一個(gè)封裝體內(nèi)，[2]這種封裝方式能保證各組裝器件的獨(dú)立和自由，便于檢修。

2 疊層式3D封裝的性能

2.1疊層式3D封裝的優(yōu)勢(shì)

體積重量小，硅片利用效率高。疊層式3D封裝是多層芯片或者圓片朝著立體的Z方向堆疊而成，這種技術(shù)縮小了芯片在PCB上所占的面積，使設(shè)備在原來的基礎(chǔ)上縮小10倍以上的體積，減輕6倍以上的重量，具有高密度的特點(diǎn)。MCM中由于使用了裸芯片使芯片所占面積減小，而三維封裝更加有效地利用了硅電路板，與其它二維封裝技術(shù)相比，三疊層式3D封裝技術(shù)的硅片效率超過100%。[3]

信號(hào)延遲短，噪聲小。疊層式3D封裝是把芯片垂直堆疊在一起，縮短了芯片間的互連長(zhǎng)度。在電子設(shè)備中，信號(hào)要通過互連導(dǎo)線進(jìn)行輸送，互連長(zhǎng)度越大，信號(hào)的傳輸時(shí)間越長(zhǎng)，在這個(gè)過程中可能受到的干擾也越多。因此，疊層式3D封裝通過縮短互連長(zhǎng)度，提高了信號(hào)傳輸?shù)乃俣?，同時(shí)也降低了電容和電感的干擾，減小了運(yùn)行時(shí)產(chǎn)生的噪聲，[4]降低了功耗。

運(yùn)行速度快。在計(jì)算機(jī)和通信系統(tǒng)中，互連的帶寬，特別是存儲(chǔ)器的帶寬，關(guān)系著整個(gè)設(shè)備的運(yùn)行速度。3D疊層封裝技術(shù)可把系統(tǒng)CPU和存儲(chǔ)器芯片進(jìn)行集成封裝，增加帶寬，提高系統(tǒng)的運(yùn)行速度。

2.2疊層式3D封裝的劣勢(shì)

散熱不穩(wěn)定。疊層式3D封裝是把多層芯片垂直堆疊并封裝在一個(gè)較小的空間內(nèi)，相比于傳統(tǒng)的平面封裝方式，3D封裝中芯片內(nèi)部的熱量不易分散。若芯片在工作時(shí)產(chǎn)生的熱量沒有及時(shí)釋放，將過度增加封裝體內(nèi)的溫度，影響芯片運(yùn)行的穩(wěn)定性，嚴(yán)重情況下甚至?xí)龎男酒?。疊層式3D封裝技術(shù)不能僅僅在芯片表層設(shè)置散熱裝備，更應(yīng)研究出能幫助內(nèi)部芯片及時(shí)散熱的方法。

制造難度大。疊層式3D封裝是高密度集成式的，封裝體內(nèi)部空間有限，多種材料、多條電路全部分布在這個(gè)空間里，使得封裝體內(nèi)的電磁場(chǎng)十分復(fù)雜，易引發(fā)嚴(yán)重的隔離度、信號(hào)波形畸變等問題。這對(duì)疊層式3D封裝的技術(shù)要求高，需要技術(shù)型的專業(yè)人才去進(jìn)行設(shè)計(jì)，制造成本也大。

3 疊層式3D封裝技術(shù)的應(yīng)用

3.1在多媒體內(nèi)存方面的應(yīng)用

隨著科學(xué)技術(shù)的發(fā)展，計(jì)算機(jī)和各種通訊設(shè)備的普及率越來越高在這個(gè)大數(shù)據(jù)、信息化的時(shí)代，各種電子設(shè)備的擴(kuò)容問題亟待解決，疊層式3D封裝技術(shù)的出現(xiàn)，為解決這一問題提供了新的思路。2006年初，ST微電子推出的內(nèi)存封裝使用POP技術(shù)，設(shè)計(jì)目的是支持分隔總線和共享總線架構(gòu)；2006年閃存產(chǎn)品供應(yīng)商SPANSION，推出了尺寸為12*12mm與 15*15mm的POP存貯器封裝；2007年，Toshiba America Electronic Components Inc也在利用POP技術(shù)的條件下推出了一個(gè)新的大容量存貯器封裝，它的尺寸只有14*14mm和15*15mm；近期KINGMAX公司采用獨(dú)家PIPTM封裝技術(shù)，推出CLASS10 MICROSDHC卡，具有傳輸超高速、兼容性高、存儲(chǔ)容量大的特點(diǎn)。[5]3D封裝允許設(shè)計(jì)師把POP內(nèi)存封裝和支持POP的邏輯芯片在短時(shí)間內(nèi)堆疊在一起，使產(chǎn)品的合格率提高，從而也簡(jiǎn)化了產(chǎn)品檢測(cè)的流程，提高了效率，縮短了上市時(shí)間；2013年閃存廠SPANSION聯(lián)手無線廠商ATHEROS針對(duì)雙模手機(jī)推出了閃存+無線局域網(wǎng)的POP包裝。[]以上事例表明，三維封裝技術(shù)在多媒體存儲(chǔ)領(lǐng)域中占有重要地位。

3.2在系統(tǒng)封裝（SIP）中的應(yīng)用

在半導(dǎo)體技術(shù)的發(fā)展推動(dòng)下，芯片集成的功能越來越多樣化，工作性能也越來越優(yōu)化，此時(shí)單一的封裝體難以實(shí)現(xiàn)各種復(fù)雜的功能，而系統(tǒng)封裝運(yùn)用了3D技術(shù)后則可以達(dá)到這個(gè)標(biāo)準(zhǔn)。芯片之間的互連長(zhǎng)度在3D封裝技術(shù)的使用下明顯縮短，幾個(gè)不同的功能模塊組合在一起成為一個(gè)單一的封裝，具有更為豐富的功能，同時(shí)有效地降低了所占PCB面積的大小，紅外或藍(lán)牙芯片也可以集成在這個(gè)單一的封裝體內(nèi)，能夠有效實(shí)現(xiàn)對(duì)外數(shù)據(jù)交換[6]。同時(shí)，3D封裝減少了外圍電路元件的數(shù)量，從而降低了電路的功耗。以博通公司為例，它通過3D封裝技術(shù)，推出了BCM21982系統(tǒng)芯片，它支持20個(gè)頻帶，將WiFi藍(lán)牙、電源管理和射頻電路集成為一體，體積在原來的基礎(chǔ)上減小了30%；2013年，RAMBUS公司首次推出了“R+ LPDDR3”，這個(gè)方案主要針對(duì)移動(dòng)領(lǐng)域，內(nèi)存將控制器和DRAM接口整合，支持1600-3200 Mbps的數(shù)據(jù)傳輸速率，帶寬最大速率為12.8 GB / s；藍(lán)魔W32是一款A(yù)ndroid平板電腦，它是世界上第一個(gè)使用Intel Atom Z2460處理器的電子設(shè)備，[7]Intel Atom Z2460處理器就是一種系統(tǒng)級(jí)芯片，工作頻率為400 MHz。顯然，將疊層式封裝技術(shù)與系統(tǒng)芯片的封裝相結(jié)合，極大地提高了芯片的性能。

4 國(guó)內(nèi)疊層式封裝技術(shù)發(fā)展的局限

缺少專業(yè)技術(shù)人才。封裝技術(shù)研發(fā)能力不足，生產(chǎn)工藝程序設(shè)計(jì)不周全，可操作性差，執(zhí)行能力弱。

封裝設(shè)備、封裝材料不夠先進(jìn)。配套不全且質(zhì)量不穩(wěn)定，封裝設(shè)備維護(hù)保養(yǎng)能力欠缺，缺少有經(jīng)驗(yàn)的維修工程師，且可靠性實(shí)驗(yàn)設(shè)備不齊全，失效分析能力不足。

封裝企業(yè)缺少技術(shù)和資金支持。除個(gè)別企業(yè)外，國(guó)內(nèi)封裝企業(yè)普遍規(guī)模較小，從事低端產(chǎn)品生產(chǎn)的居多，可持續(xù)發(fā)展能力低，缺乏向高檔發(fā)展的技術(shù)和資金。

企業(yè)管理能力有待提高。流程整合不夠，團(tuán)隊(duì)合作不強(qiáng)，缺少現(xiàn)代企業(yè)管理的機(jī)制和理念。

5 結(jié)語

集成電路封裝技術(shù)正朝著高速率、多功能、低功耗、窄間距、小尺寸、低成本的方向，它逐漸成為關(guān)系著電子產(chǎn)業(yè)發(fā)展的一門重要技術(shù)，未來微系統(tǒng)是一種必然趨勢(shì)，疊層式3D封裝技術(shù)有利于幫助系統(tǒng)實(shí)現(xiàn)這一變化。目前疊層式封裝技術(shù)主要應(yīng)用于計(jì)算機(jī)、航空、衛(wèi)星、軍事、通訊、汽車電子等領(lǐng)域，在封裝技術(shù)研究人員的不斷探索中，疊層式3D封裝技術(shù)將在更多的領(lǐng)域得到廣泛應(yīng)用。因此，國(guó)內(nèi)應(yīng)高度重視疊層式3D封裝技術(shù)的發(fā)展，為其提供充足的資金和技術(shù)支持。

參考文獻(xiàn)

[1]陸軍.3D封裝[J].集成電路通訊，2005，23（4）：41-42.

[2]顧勇，王莎鷗，趙建明，胡永達(dá)，楊邦朝.高密度3-D封裝技術(shù)的應(yīng)用與發(fā)展趨勢(shì)[J].電子元件與材料，2010，29（7）.

[3]李秀清.高密度三維封裝技術(shù)[J].半導(dǎo)體情報(bào)，1998，35（6）：26.

[4]郝旭丹，金娜，王明皓.三維封裝疊層技術(shù)[J].微處理機(jī)，2011（4）：18.

[5]王彥橋，劉曉陽(yáng)，朱敏.疊層式3D封裝技術(shù)發(fā)展現(xiàn)狀[J].行業(yè)資訊（封裝專題），2013，32（10）：69.endprint