基于FPGA的多路回聲消除算法的實(shí)現(xiàn)

尹邦政++朱靜++毛茅

摘 要：文章概述了一種廣泛應(yīng)用于VOIP（Voice Over IP）技術(shù)的回聲消除算法，并基于該算法在大規(guī)模邏輯器件FPGA上實(shí)現(xiàn)應(yīng)用。通過(guò)仿真和實(shí)測(cè)驗(yàn)證，該算法能有效快速地消除回聲；同時(shí)，該算法應(yīng)用靈活，能實(shí)現(xiàn)多路的回聲消除，在VOIP終端設(shè)備上具有較強(qiáng)的應(yīng)用價(jià)值和應(yīng)用前景。

關(guān)鍵詞：回聲消除 VOIP FPGA

中圖分類號(hào)：TN91 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1672-3791（2017）08（c）-0009-03

Abstract：In this paper， an echo cancellation algorithm widely used in VOIP （Voice over IP） technology is summarized and applicated on FPGA. By simulation and experimental verification， the algorithm can effectively eliminate echo； meanwhile， the algorithm can achieve flexible application， multi-channel echo cancellation function， has good application prospect in VOIP terminal equipment.

Key Words： Echo cancellation； VOIP； FPGA

隨著網(wǎng)絡(luò)IP技術(shù)的發(fā)展，VOIP（Voice Over IP）技術(shù)也在通信領(lǐng)域得到廣泛的應(yīng)用。由于VOIP技術(shù)具有網(wǎng)絡(luò)帶寬利用率高，與其它的網(wǎng)絡(luò)技術(shù)融合性好，通信成本低等優(yōu)勢(shì)，逐漸取代傳統(tǒng)的PSTN通信技術(shù)，同時(shí)，隨著網(wǎng)絡(luò)帶寬的增大以及網(wǎng)速的增快，視頻及數(shù)據(jù)應(yīng)用的需求也極大的推動(dòng)VOIP技術(shù)的發(fā)展。VOIP是基于IP的語(yǔ)音實(shí)時(shí)傳輸，語(yǔ)音信號(hào)在編解碼、壓縮解壓縮、拆解包等過(guò)程中不可避免的存在延時(shí)，同時(shí)也不像傳統(tǒng)電話一樣獨(dú)占通信帶寬，因此，語(yǔ)音的通信質(zhì)量一直是影響VOIP技術(shù)發(fā)展的重要因素，影響語(yǔ)音質(zhì)量另一個(gè)重要因素是回聲信號(hào)，回聲信號(hào)能導(dǎo)致講話者能聽到自己被延遲后的話音，極大的影響到用戶體驗(yàn)。要提高VOIP的語(yǔ)音質(zhì)量，就必須在語(yǔ)音傳輸?shù)倪^(guò)程中進(jìn)行消除回聲的處理[1]。

在VOIP技術(shù)中，一般采用聲學(xué)回聲消除器來(lái)抵消通話過(guò)程中產(chǎn)生的回聲，以提高語(yǔ)音質(zhì)量。一個(gè)基本的回聲消除器包含兩部分：自適應(yīng)濾波器和雙端通話檢測(cè)器，自適應(yīng)濾波器通過(guò)自適應(yīng)地模擬回聲路徑來(lái)消除回聲，其性能決定著回聲消除的效果。在實(shí)際應(yīng)用中，自適應(yīng)濾波器采用最多的是NLMS算法及對(duì)其改進(jìn)的各種算法，原因是NLMS算法簡(jiǎn)潔，復(fù)雜度低[2]。

目前在VOIP通信終端中，普通采用專用的語(yǔ)音信號(hào)處理芯片（CODEC），如SI3000等對(duì)語(yǔ)音信號(hào)進(jìn)行編解碼以及回聲消除，但是隨著終端設(shè)備的功能復(fù)雜化，平臺(tái)化，芯片方案越來(lái)越不適合應(yīng)用到多路語(yǔ)音終端設(shè)備中。本文基于LMS算法，在大規(guī)模邏輯器件FPGA上實(shí)現(xiàn)多路語(yǔ)音信號(hào)的回聲消除，具有時(shí)延小，語(yǔ)音質(zhì)量好，可擴(kuò)展性強(qiáng)等特點(diǎn)，具有較好的應(yīng)用價(jià)值和應(yīng)用前景。

1 自適應(yīng)濾波

自適應(yīng)濾波是回聲消除模塊的核心內(nèi)容。通過(guò)自適應(yīng)濾波可重構(gòu)出非常接近真實(shí)回聲的語(yǔ)音，從而相減完成回聲消除。而自適應(yīng)濾波的核心是系數(shù)更新算法。常用的有LMS和RLS，以及這兩種方法的改進(jìn)版本[3-4]。

LMS算法收斂后穩(wěn)態(tài)誤差大于RLS，但卻易于硬件實(shí)現(xiàn)，所以大部分算法都是基于LMS的，LMS自適應(yīng)濾波系數(shù)更新算式如下所示：

h（n+1）=h（n）+μX（n）e（n）

其中：h、X是數(shù)組，e是單個(gè)數(shù)據(jù)，n代表第n個(gè)時(shí)刻，μ為步長(zhǎng)因子，是一個(gè)<1的正數(shù)。

改進(jìn)的LMS算法中最常用的是NLMS，該算法的改進(jìn)目的是收斂速度。代價(jià)是需要一個(gè)除法運(yùn)算。經(jīng)過(guò)實(shí)驗(yàn)，NLMS的收斂時(shí)間為L(zhǎng)MS的一半。當(dāng)μ為0.01時(shí)，LMS收斂需要4000次更新系數(shù)，也即是0.5s，可以滿足應(yīng)用需求。

2 自適應(yīng)濾波的實(shí)現(xiàn)

FPGA的開發(fā)軟件中本身有濾波器的IPcore，但是要做多自適應(yīng)更新系數(shù)就需要配置該IPcore為可變系數(shù)模式。但是由于回聲消除128ms時(shí)，需要1024階濾波，這對(duì)于IPcore來(lái)說(shuō)是相當(dāng)龐大的，需要占用大量的乘法器或者邏輯資源。因?yàn)镮Pcore里的濾波器結(jié)構(gòu)是MAC結(jié)構(gòu)或者分布式結(jié)構(gòu)，優(yōu)點(diǎn)是可以有很大的數(shù)據(jù)吞吐率。而語(yǔ)音信號(hào)的吞吐量卻是很低的，所以不適合采用IPcore及其結(jié)構(gòu)來(lái)實(shí)現(xiàn)回聲消除的濾波器。

將1024階濾波需要的1024次乘法分時(shí)完成，這樣就可以只用一個(gè)乘法器，由于語(yǔ)音采樣率只有8K，所以理論上來(lái)說(shuō)時(shí)鐘頻率達(dá)到8M即可將1024次乘法分時(shí)完成。同理1024個(gè)系數(shù)的更新也可以分時(shí)完成。整個(gè)自適應(yīng)濾波分濾波和系數(shù)更新兩個(gè)部分完成。重構(gòu)濾波器的實(shí)現(xiàn)框圖如圖1所示。

每次在8K采樣時(shí)鐘將遠(yuǎn)端語(yǔ)音寫入移位寄存RAM后，啟動(dòng)濾波。濾波在時(shí)域的實(shí)現(xiàn)是豎乘法的卷積運(yùn)算。FPGA實(shí)現(xiàn)時(shí)分1024次將數(shù)據(jù)RAM和系數(shù)RAM的數(shù)據(jù)同時(shí)取出，兩者相乘的結(jié)果進(jìn)行積分運(yùn)算。每次濾波運(yùn)算前要對(duì)積分結(jié)果清零。

系數(shù)更新的實(shí)現(xiàn)框圖如圖2所示。

根據(jù)系數(shù)更新公式：

h（n+1）=h（n）+μX（n）e（n）

數(shù)據(jù)RAM的內(nèi)容與誤差信號(hào)一一相乘后再與對(duì)應(yīng)的系數(shù)相加即可得到更新后的系數(shù)。值得特別注意的是公式中的μ。通過(guò)MATLAB仿真得到μ的取值為2-36，相當(dāng)于右移36位。但是數(shù)據(jù)位寬只有16位，誤差較小時(shí)也就2～3位有效。相乘后的值不超過(guò)20位。且有時(shí)數(shù)據(jù)本身也只有不到8位有效。這時(shí)候右移36位顯然是把有效數(shù)據(jù)都忽略了。因此要想辦法把這36位右移分?jǐn)偟剿闶降钠溆嗟胤?。endprint

將系數(shù)更新公式變?yōu)椋?/p>

h（n+1）=（h（n）×232+μX（n）e（n） ）×2-32

這樣即使誤差為最小值1時(shí)，數(shù)據(jù)為4位有效也可以不被移除掉。h（n）×232代表系數(shù)位寬為32位。系數(shù)公式改變后，更新的系數(shù)要被右移32位。顯然這樣直接移動(dòng)會(huì)把h（n）移為0。因此還要想辦法把這右移32位分?jǐn)偟狡渌牡胤健?/p>

注意到系數(shù)是在計(jì)算重構(gòu)回聲時(shí)使用的，重構(gòu)回聲為sum （h（n）×X（n））。重構(gòu)回聲是1024個(gè)48位位寬的數(shù)據(jù)累加，對(duì)這個(gè)數(shù)據(jù)進(jìn)行右移32位顯然能保留有效位。但是FPGA實(shí)現(xiàn)時(shí)也不能先將累加和定義得非常寬，這樣太浪費(fèi)資源，運(yùn)算速度也不夠快。綜合考慮先將系數(shù)h（n）右移16位后與16位的語(yǔ)音信號(hào)X（n）相乘，此時(shí)相乘后的結(jié)果要累加1024次后再右移16位，所以相乘后的結(jié)果右移6位后依然不為0的數(shù)據(jù)才會(huì)有意義。最后運(yùn)算結(jié)果再右移10位即可完成總共32位的位移。

自適應(yīng)濾波重構(gòu)回聲的仿真如圖3所示，可以看到，重構(gòu)的回聲與真正的回聲信號(hào)高度吻合。

3 基于FPGA的實(shí)現(xiàn)

本文基于Altera公司的低成本Cyclone IV系列FPGA EP4CE10設(shè)計(jì)了4路回聲消除電路，在VOIP終端設(shè)備中進(jìn)行了應(yīng)用。該FPGA芯片含10320個(gè)邏輯單元（LE）、414Kbit內(nèi)置存儲(chǔ)單元、嵌入式乘法器23個(gè)、鎖相環(huán)2個(gè)、全局時(shí)鐘網(wǎng)絡(luò)10個(gè)、8個(gè)I/O塊單元和多達(dá)179個(gè)用戶輸入輸出接口。4路回聲消除電路共使用60%的邏輯資源，50%的組合邏輯資源和45%的寄存器資源。實(shí)驗(yàn)結(jié)果表明，基于FPGA的回聲消除方案能同時(shí)對(duì)4路音源進(jìn)行有效回聲消除。

4 結(jié)語(yǔ)

基于FPGA的回聲消除算法相比于硬件回聲消除電路或其它芯片方案，具有方案靈活特點(diǎn)，算法中濾波階數(shù)和時(shí)鐘頻率等重要參數(shù)可根據(jù)實(shí)際產(chǎn)品適當(dāng)?shù)恼{(diào)整以便達(dá)到最佳回聲消除效果；同時(shí)還具有易擴(kuò)展性特點(diǎn)，能根據(jù)實(shí)際產(chǎn)品設(shè)計(jì)多路回聲消除，達(dá)到降低成本目的?；谶@些優(yōu)點(diǎn)，該回聲消除方案能廣泛應(yīng)用于VOIP終端設(shè)備中，具有較高的應(yīng)用價(jià)值和應(yīng)用前景。

參考文獻(xiàn)

[1] 李揮，林茫茫.VoIP 回聲消除器設(shè)計(jì)及算法研究[J].電子學(xué)報(bào)，2007，35（9）：1774-1778.

[2] 高鷹，謝勝利.一種變步長(zhǎng)LMS自適應(yīng)濾波算法及分析[J].電子學(xué)報(bào)，2001，29（8）：1094-1097.

[3] Kwong，R H，Johnston E W.A variable step size LMS algorithm[J].IEEE Trans on Sig Proc，1992，40（7）：1633-1642.

[4] Lin S，Harris J G.Combined LMS/F algorithm[J].Electronics Letters，1997，33（6）：467-468.endprint