寬帶嵌入式存儲(chǔ)系統(tǒng)中實(shí)時(shí)數(shù)據(jù)記錄的優(yōu)化方法

彭程飛，許家麟，李 濤，吳瓊之

（北京理工大學(xué) 信息與電子學(xué)院，北京 100081）

寬帶嵌入式存儲(chǔ)系統(tǒng)中實(shí)時(shí)數(shù)據(jù)記錄的優(yōu)化方法

彭程飛，許家麟，李 濤，吳瓊之

（北京理工大學(xué) 信息與電子學(xué)院，北京 100081）

針對(duì)寬帶信號(hào)長(zhǎng)時(shí)間連續(xù)采集的需求，提出了一種基于FPGA和多路標(biāo)準(zhǔn)固態(tài)硬盤(pán)（SSD）的嵌入式大容量大帶寬數(shù)據(jù)存儲(chǔ)系統(tǒng)架構(gòu)及其優(yōu)化實(shí)現(xiàn)方法。著重分析了標(biāo)準(zhǔn)SSD瞬時(shí)寫(xiě)入速率隨機(jī)性問(wèn)題，基于實(shí)測(cè)數(shù)據(jù)和數(shù)學(xué)模型提出了一種動(dòng)態(tài)數(shù)據(jù)調(diào)度方法。理論推導(dǎo)和實(shí)際測(cè)試均表明該方法有效降低了對(duì)緩存容量的需求，并提高了系統(tǒng)工作的可靠性。

采集；存儲(chǔ)；FPGA；SSD

數(shù)據(jù)采集存儲(chǔ)設(shè)備廣泛應(yīng)用于雷達(dá)、通信等領(lǐng)域，更高的平均輸入帶寬、更大的存儲(chǔ)容量是其必然發(fā)展趨勢(shì)。隨著前端數(shù)據(jù)采樣速率的提升，高速且穩(wěn)定的數(shù)據(jù)寫(xiě)入速率也是數(shù)據(jù)存儲(chǔ)系統(tǒng)設(shè)計(jì)需要著重考慮的問(wèn)題。

應(yīng)用于嵌入式環(huán)境的數(shù)據(jù)存儲(chǔ)技術(shù)已經(jīng)有大量相關(guān)的研究。文獻(xiàn)[1]基于Xilinx公司的Virtex-5芯片的高速串行收發(fā)器GTX，實(shí)現(xiàn)了SATA控制器；文獻(xiàn)[2]采用以ARM920T為核心的S3C2410A作為主控器將視頻數(shù)據(jù)進(jìn)行存儲(chǔ)；文獻(xiàn)[3]通過(guò)FPGA作為主控芯片搭載96片NAND FLASH實(shí)現(xiàn)了容量達(dá)3TB的存儲(chǔ)系統(tǒng)；文獻(xiàn)[4]設(shè)計(jì)了一款由8塊SSD硬盤(pán)組成的存儲(chǔ)陣列，并使用并行存儲(chǔ)方式實(shí)現(xiàn)大容量高速固態(tài)存儲(chǔ)。

基于調(diào)研工作，文中提了出一種嵌入式大容量大帶寬數(shù)據(jù)存儲(chǔ)系統(tǒng)架構(gòu)，采用現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）為控制核心，并發(fā)操作多路標(biāo)準(zhǔn)固態(tài)硬盤(pán)（SSD）。與其他架構(gòu)相比，具有帶寬高、容量大、成本低和可靠性強(qiáng)等優(yōu)點(diǎn)。但是由于標(biāo)準(zhǔn)SSD的壞塊管理、垃圾回收等操作會(huì)對(duì)瞬時(shí)寫(xiě)入速率造成一定影響，進(jìn)而影響整個(gè)系統(tǒng)的性能。針對(duì)該問(wèn)題，本文在實(shí)測(cè)和建模分析的基礎(chǔ)上提出了一種優(yōu)化的動(dòng)態(tài)數(shù)據(jù)調(diào)度方法，有效降低了對(duì)緩存容量的需求，提高了整個(gè)系統(tǒng)的工作效率與可靠性。

1 系統(tǒng)架構(gòu)

經(jīng)過(guò)調(diào)研工作，表1總結(jié)了實(shí)現(xiàn)高速大容量嵌入式數(shù)據(jù)存儲(chǔ)系統(tǒng)的3種架構(gòu)方式。

方式1具有低功耗、低成本的優(yōu)點(diǎn)，使用嵌入式處理器控制能力也較強(qiáng)，但是由于嵌入式處理器結(jié)構(gòu)的固定性，此類(lèi)系統(tǒng)的擴(kuò)展性不強(qiáng)，規(guī)模有限[5-6]；方式2具有帶寬高、容量大的特點(diǎn)，但是此類(lèi)系統(tǒng)使用FPGA芯片作為主控芯片對(duì)NAND Flash進(jìn)行控制，NAND Flash的管理操作，尤其是壞塊管理和數(shù)據(jù)糾錯(cuò)，都需要FPGA邏輯來(lái)實(shí)現(xiàn)，其完善程度很難和SSD中基于ARM處理器的專(zhuān)用Flash控制器媲美，往往存在可靠性問(wèn)題[7]；方式3同樣具有容量大、帶寬高的特點(diǎn)，但是如果數(shù)據(jù)存儲(chǔ)方式選擇不當(dāng)，易造成實(shí)時(shí)性、靈活性不佳的問(wèn)題[8]。

表1 大容量存儲(chǔ)系統(tǒng)實(shí)現(xiàn)方式

基于以上調(diào)研工作，結(jié)合本系統(tǒng)超寬帶、超大容量的特點(diǎn)，最終選用以FPGA為控制核心，并發(fā)操作多路標(biāo)準(zhǔn)固態(tài)硬盤(pán)（SSD）作為系統(tǒng)的實(shí)現(xiàn)架構(gòu)[9-12]，具體結(jié)構(gòu)框圖如圖1所示。

圖1 寬帶信號(hào)采集系統(tǒng)結(jié)構(gòu)框圖

系統(tǒng)如此設(shè)計(jì)具有以下優(yōu)勢(shì)：

1）SSD自帶專(zhuān)用Flash控制器。具備自動(dòng)處理壞塊管理、垃圾回收等能力，F(xiàn)PGA僅需實(shí)現(xiàn)與多塊SSD的通信工作即可，如此既方便了設(shè)計(jì)工作，也節(jié)省了資源消耗；

2）靈活性高。使用過(guò)程中如果發(fā)現(xiàn)某塊盤(pán)有損壞的情況，直接更換即可；如果以后出現(xiàn)更高容量的SSD，僅需直接替換就可以使整個(gè)系統(tǒng)的容量成倍增長(zhǎng)；

3）多個(gè)SSD并行存儲(chǔ)，寫(xiě)入速率成倍增加。FPGA可以控制n塊SSD同時(shí)并行寫(xiě)入，整個(gè)系統(tǒng)的寫(xiě)入速率理論上可以達(dá)到單塊SSD寫(xiě)入速率的n倍。

但是，由于SSD存在寫(xiě)入速率隨機(jī)性的問(wèn)題，為了滿足寬帶信號(hào)采集系統(tǒng)的實(shí)時(shí)性，在系統(tǒng)實(shí)現(xiàn)設(shè)計(jì)上需要對(duì)此問(wèn)題著重考慮[13-15]。

2 系統(tǒng)實(shí)時(shí)性問(wèn)題及其解決

前期測(cè)試時(shí)發(fā)現(xiàn)，在持續(xù)給SSD寫(xiě)入數(shù)據(jù)的過(guò)程中，SSD會(huì)出現(xiàn)寫(xiě)入速率不穩(wěn)定的現(xiàn)象，具體表現(xiàn)為寫(xiě)入操作隨機(jī)出現(xiàn)短暫的停滯。雖然在設(shè)計(jì)初期考慮到加入數(shù)據(jù)緩存模塊，但是在超寬帶數(shù)據(jù)輸入的情況下，也有可能出現(xiàn)數(shù)據(jù)丟失的現(xiàn)象，系統(tǒng)實(shí)時(shí)性無(wú)法得到滿足。因此，本節(jié)對(duì)SSD速率隨機(jī)性問(wèn)題進(jìn)行詳盡的測(cè)試，并根據(jù)寬帶采集系統(tǒng)對(duì)實(shí)時(shí)性的要求提出一種動(dòng)態(tài)數(shù)據(jù)調(diào)度算法，通過(guò)理論推導(dǎo)驗(yàn)證了該算法對(duì)于數(shù)據(jù)緩存容量需求的降低以及系統(tǒng)穩(wěn)定性的提高有顯著效果。

2.1 SSD的速率隨機(jī)性問(wèn)題

首先，基于FPGA實(shí)現(xiàn)SATA協(xié)議，并完成了與單塊SSD的通信，之后對(duì)SSD進(jìn)行持續(xù)寫(xiě)入測(cè)試。由于單塊SSD的寫(xiě)入速率在240 MB/s左右，為了充分測(cè)試SSD寫(xiě)入速率的隨機(jī)性，編寫(xiě)數(shù)據(jù)產(chǎn)生模塊，通過(guò)FPGA持續(xù)向SSD寫(xiě)入速率為300 MB/s的數(shù)據(jù)流，使SSD一直處于寫(xiě)飽和的狀態(tài)；通過(guò)FPGA觀察相關(guān)信號(hào)，統(tǒng)計(jì)SSD處于不能寫(xiě)入狀態(tài)的最長(zhǎng)時(shí)間，為寬帶信號(hào)采集系統(tǒng)的數(shù)據(jù)存儲(chǔ)方式設(shè)計(jì)提供參考依據(jù)。

基于上述測(cè)試環(huán)境，對(duì)當(dāng)前市面上主流的5款SSD進(jìn)行充分測(cè)試，結(jié)果如表2所示。

表2 SSD寫(xiě)入速率隨機(jī)性測(cè)試結(jié)果

通過(guò)測(cè)試結(jié)果可以發(fā)現(xiàn)，單塊SSD的最長(zhǎng)無(wú)法寫(xiě)入狀態(tài)持續(xù)時(shí)間可以達(dá)到秒級(jí)，不同型號(hào)的SSD所表現(xiàn)出的寫(xiě)入速率隨機(jī)性略有不同。出現(xiàn)此特性的根本原因是SSD的Flash控制器在做垃圾回收等工作時(shí)會(huì)對(duì)寫(xiě)入速率造成一定的影響，而不同廠家使用不同的控制器，因此表現(xiàn)出來(lái)的寫(xiě)入速率隨機(jī)特性也會(huì)有一定差別。

基于上述測(cè)試結(jié)果，對(duì)于寬帶信號(hào)采集系統(tǒng)的存儲(chǔ)陣列進(jìn)行分析。寬帶信號(hào)采集系統(tǒng)的最高數(shù)據(jù)寫(xiě)入帶寬可以達(dá)到GB/s，使用傳統(tǒng)并行數(shù)據(jù)存儲(chǔ)方式，如果采集過(guò)程中一旦某一塊盤(pán)處于無(wú)法寫(xiě)入的狀態(tài)，整個(gè)系統(tǒng)的數(shù)據(jù)寫(xiě)入操作停滯；如果SSD無(wú)法寫(xiě)入狀態(tài)的持續(xù)時(shí)間達(dá)到了秒級(jí)，則至少需要GB數(shù)量級(jí)的緩存模塊才能保證數(shù)據(jù)不丟失；更可怕的是，如果兩塊或多塊SSD連續(xù)出現(xiàn)無(wú)法寫(xiě)入的現(xiàn)象，則需要更大的數(shù)據(jù)緩存模塊來(lái)保證系統(tǒng)的實(shí)時(shí)性，如此大的數(shù)據(jù)緩存模塊已經(jīng)無(wú)法通過(guò)使用FPGA的資源來(lái)實(shí)現(xiàn)，只能使用專(zhuān)用的數(shù)據(jù)緩存芯片，但是如此一來(lái)不但會(huì)增加整個(gè)系統(tǒng)的功耗，數(shù)據(jù)緩存芯片的容量也不好把握。仲裁工作所需的時(shí)間很短，所以如果FIFO的數(shù)據(jù)寫(xiě)入帶寬足夠大，會(huì)很快將所有n塊SSD前端的FIFO填滿，如此以來(lái)，理論上可以達(dá)到所有n塊盤(pán)同時(shí)進(jìn)行數(shù)據(jù)存儲(chǔ)的效果，那么整個(gè)系統(tǒng)可以實(shí)現(xiàn)n倍于SSD單盤(pán)寫(xiě)入速率的系統(tǒng)寫(xiě)入帶寬。

圖2 數(shù)據(jù)存儲(chǔ)方法示意圖

2.2 動(dòng)態(tài)數(shù)據(jù)調(diào)度算法

根據(jù)上述分析，基于FPGA開(kāi)發(fā)設(shè)計(jì)出一套高效、穩(wěn)定的動(dòng)態(tài)數(shù)據(jù)調(diào)度算法，以滿足寬帶信號(hào)采集系統(tǒng)對(duì)于實(shí)時(shí)性的要求。

2.2.1 數(shù)據(jù)存儲(chǔ)

圖2表明了動(dòng)態(tài)數(shù)據(jù)調(diào)度算法在進(jìn)行數(shù)據(jù)存儲(chǔ)操作時(shí)的簡(jiǎn)要原理。FPGA首先對(duì)數(shù)據(jù)進(jìn)行打包操作，在每包數(shù)據(jù)的最前面加入包頭信息，記錄當(dāng)前的包號(hào)與時(shí)間等信息。數(shù)據(jù)分配模塊會(huì)根據(jù)每塊盤(pán)的狀態(tài)信息對(duì)所有盤(pán)進(jìn)行優(yōu)先級(jí)仲裁操作，在幾個(gè)時(shí)鐘周期內(nèi)判斷出當(dāng)前包數(shù)據(jù)該存入的SSD盤(pán)號(hào)，并將其分配到該盤(pán)前端的FIFO當(dāng)中；之后該包數(shù)據(jù)從FIFO寫(xiě)入到SSD中，同時(shí)下一包數(shù)據(jù)經(jīng)過(guò)下一次仲裁被分配到另一個(gè)SSD所對(duì)應(yīng)的FIFO當(dāng)中；由于

數(shù)據(jù)分配模塊的仲裁規(guī)則如下：

1）選出的盤(pán)當(dāng)前要處于正?？梢越邮諗?shù)據(jù)的狀態(tài)；

2）選出的盤(pán)當(dāng)前所存包數(shù)量是所有盤(pán)中已存包數(shù)量最少的一個(gè)；

3）相鄰兩包數(shù)據(jù)不存儲(chǔ)于同一塊盤(pán)當(dāng)中。

如此進(jìn)行優(yōu)先級(jí)仲裁操作，可以使采集到的數(shù)據(jù)盡量快速、平均地存入當(dāng)前可以正常工作的SSD中，同時(shí)也避免了在采集過(guò)程當(dāng)中某一塊或幾塊盤(pán)出現(xiàn)速率突變情況而導(dǎo)致整個(gè)系統(tǒng)寫(xiě)入停滯、數(shù)據(jù)丟失的問(wèn)題。

2.2.2 數(shù)據(jù)轉(zhuǎn)存

圖3 數(shù)據(jù)轉(zhuǎn)存方法示意圖

圖3表明了動(dòng)態(tài)數(shù)據(jù)調(diào)度算法在數(shù)據(jù)轉(zhuǎn)存操作時(shí)的簡(jiǎn)要原理。首先每塊SSD逐包將各自存儲(chǔ)的數(shù)據(jù)上傳到FPGA中各自對(duì)應(yīng)的FIFO當(dāng)中，數(shù)據(jù)重組模塊會(huì)根據(jù)每包數(shù)據(jù)包頭中的包號(hào)信息依次將數(shù)據(jù)拼接并讀走，同時(shí)SSD將下一包數(shù)據(jù)送入各自對(duì)應(yīng)的FIFO當(dāng)中等待下一次數(shù)據(jù)重組模塊的判斷，之后數(shù)據(jù)經(jīng)過(guò)去包頭操作，正確、完整地上傳到轉(zhuǎn)存設(shè)備當(dāng)中。

如此進(jìn)行數(shù)據(jù)轉(zhuǎn)存工作，還可以通過(guò)在FPGA當(dāng)中實(shí)現(xiàn)邏輯查找包號(hào)，根據(jù)需求精確地導(dǎo)出某一包之后的數(shù)據(jù)，大大增強(qiáng)了整個(gè)系統(tǒng)在使用過(guò)程當(dāng)中的靈活性。

2.3 數(shù)學(xué)模型分析

本節(jié)針對(duì)寬帶信號(hào)采集系統(tǒng)并行數(shù)據(jù)存儲(chǔ)方式建立數(shù)學(xué)模型，比較傳統(tǒng)并行數(shù)據(jù)存儲(chǔ)方式與動(dòng)態(tài)數(shù)據(jù)調(diào)度算法所需緩存容量的差異。

假設(shè)單盤(pán)SSD出現(xiàn)速率突降的概率為p，q=1-p，系統(tǒng)中共有n塊SSD，系統(tǒng)寫(xiě)入數(shù)據(jù)帶寬為W，單盤(pán)寫(xiě)入速率為 ω，而且（m-1）ω＜W＜mω，即至少需要m塊盤(pán)同時(shí)寫(xiě)入才可以滿足系統(tǒng)輸入的數(shù)據(jù)帶寬。計(jì)算在時(shí)間T內(nèi)，傳統(tǒng)并行數(shù)據(jù)存儲(chǔ)方式與動(dòng)態(tài)數(shù)據(jù)調(diào)度算法所需要的平均數(shù)據(jù)緩存容量，Buf1與Buf2，并進(jìn)行比較。

根據(jù)模型分析，采用傳統(tǒng)并行數(shù)據(jù)存儲(chǔ)方式，只要有1塊盤(pán)處于無(wú)法寫(xiě)入的狀態(tài)時(shí)，整個(gè)系統(tǒng)的數(shù)據(jù)寫(xiě)入會(huì)陷入停滯，此時(shí)需要緩存模塊來(lái)提供整個(gè)寫(xiě)入帶寬的緩存；而使用動(dòng)態(tài)數(shù)據(jù)調(diào)度算法，當(dāng)少于m塊盤(pán)正常，即多于（n-m）塊盤(pán)處于無(wú)法寫(xiě)入狀態(tài)時(shí)才會(huì)需要數(shù)據(jù)緩存模塊來(lái)緩存數(shù)據(jù)，而且此時(shí)其他的正常盤(pán)可以寫(xiě)入數(shù)據(jù)，提供一定的數(shù)據(jù)帶寬，因此：

通過(guò)比較兩式可以看出Buf2相對(duì)于Buf1減少了后兩項(xiàng)，即動(dòng)態(tài)數(shù)據(jù)調(diào)度算法方式相對(duì)于傳統(tǒng)并行數(shù)據(jù)存儲(chǔ)方式會(huì)減少相當(dāng)一部分?jǐn)?shù)據(jù)緩存的使用。

假設(shè)SSD出現(xiàn)速率突降的概率p=1%，單盤(pán)SSD的寫(xiě)入速率為240 MB/s，定量畫(huà)圖描繪Buf1與Buf2隨盤(pán)數(shù)n與數(shù)據(jù)帶寬W的變化關(guān)系：

圖4 數(shù)據(jù)緩存容量對(duì)比圖

由圖4的比較可以看出，隨著盤(pán)數(shù)與數(shù)據(jù)帶寬的增加，傳統(tǒng)并行數(shù)據(jù)存儲(chǔ)方式所需的緩存會(huì)越來(lái)越大，而使用動(dòng)態(tài)數(shù)據(jù)存儲(chǔ)方式需要的緩存容量一直處于非常低并且十分穩(wěn)定的狀態(tài)，可見(jiàn)使用動(dòng)態(tài)數(shù)據(jù)存儲(chǔ)方式，有效地降低了整個(gè)系統(tǒng)對(duì)于數(shù)據(jù)緩存容量的需求，同時(shí)滿足系統(tǒng)對(duì)實(shí)時(shí)性的要求，對(duì)系統(tǒng)的穩(wěn)定性也有很大程度的提升。

3 系統(tǒng)實(shí)現(xiàn)與測(cè)試

3.1 系統(tǒng)硬件環(huán)境搭建

基于Xilinx公司的Virtex6FPGA進(jìn)行硬件程序設(shè)計(jì)，實(shí)現(xiàn)FPGA與15塊SSD組成的存儲(chǔ)陣列通信，以此搭建硬件環(huán)境實(shí)現(xiàn)寬帶信號(hào)采集系統(tǒng)并對(duì)動(dòng)態(tài)數(shù)據(jù)調(diào)度算法進(jìn)行測(cè)試。

測(cè)試時(shí)，在數(shù)據(jù)源與數(shù)據(jù)打包模塊之間加入數(shù)據(jù)緩存模塊，使用專(zhuān)用DDR3緩存芯片進(jìn)行數(shù)據(jù)緩存，可以根據(jù)實(shí)時(shí)監(jiān)測(cè)DDR中的數(shù)據(jù)深度來(lái)觀察整個(gè)系統(tǒng)實(shí)時(shí)寫(xiě)入數(shù)據(jù)的能力。

考慮到測(cè)試平臺(tái)所選FPGA的性能與資源限制，測(cè)試時(shí)設(shè)置每個(gè)SATA模塊前的緩存FIFO寫(xiě)入時(shí)鐘頻率為150 MHz，F(xiàn)IFO寫(xiě)入位寬為128 bit、深度為兩個(gè)包長(zhǎng)度4 kB，理論上整個(gè)系統(tǒng)當(dāng)前可以滿足的最高寫(xiě)入帶寬受限于FIFO的數(shù)據(jù)寫(xiě)入帶寬：150 M×128 bit=2.4 GB/s。

3.2 測(cè)試結(jié)果

測(cè)試時(shí)逐漸增加輸入數(shù)據(jù)的帶寬，并實(shí)時(shí)監(jiān)測(cè)DDR中的緩存數(shù)據(jù)量，觀察動(dòng)態(tài)數(shù)據(jù)調(diào)度算法的工作特性，經(jīng)過(guò)長(zhǎng)時(shí)間的測(cè)試工作，得到測(cè)試結(jié)果如表3所示。

表3 系統(tǒng)性能測(cè)試結(jié)果

通過(guò)以上測(cè)試結(jié)果可以發(fā)現(xiàn)，當(dāng)輸入數(shù)據(jù)帶寬小于2.4 GB/s時(shí)，整個(gè)存儲(chǔ)系統(tǒng)的寫(xiě)入速率穩(wěn)定，DDR中一直沒(méi)有緩存數(shù)據(jù)，說(shuō)明動(dòng)態(tài)數(shù)據(jù)存儲(chǔ)方式成功地滿足了超寬帶系統(tǒng)對(duì)于實(shí)時(shí)性的要求，并沒(méi)有由于某塊盤(pán)的速率突降現(xiàn)象影響到整個(gè)系統(tǒng)的數(shù)據(jù)寫(xiě)入速率。

當(dāng)輸入數(shù)據(jù)帶寬大于2.4 GB/s時(shí)，DDR中的緩存數(shù)據(jù)逐漸積累，說(shuō)明此時(shí)已經(jīng)達(dá)到了當(dāng)前系統(tǒng)的極限寫(xiě)入速率，基本符合理論推導(dǎo)值。如果以后需要滿足更高帶寬的寫(xiě)入速率，可以通過(guò)提高FIFO入口數(shù)據(jù)帶寬（時(shí)鐘或位寬）來(lái)進(jìn)一步提高整個(gè)系統(tǒng)所能滿足的寫(xiě)入帶寬，理論最高帶寬為所有15塊SSD同時(shí)并行寫(xiě)入的速率，可以達(dá)到15×240 MB/s=3.6 GB/s。

4 結(jié) 論

文中針對(duì)超寬帶信號(hào)長(zhǎng)時(shí)間連續(xù)采集對(duì)于存儲(chǔ)系統(tǒng)的實(shí)時(shí)性需求，提出了一種基于FPGA和多路SSD的超寬帶、大容量的存儲(chǔ)系統(tǒng)架構(gòu)；針對(duì)SSD存在寫(xiě)入速率隨機(jī)性的缺陷進(jìn)行詳盡的測(cè)試與分析，并結(jié)合本系統(tǒng)的自身特點(diǎn)，開(kāi)發(fā)出一套高效、穩(wěn)定的動(dòng)態(tài)數(shù)據(jù)調(diào)度算法，并在測(cè)試系統(tǒng)上成功實(shí)現(xiàn)，不但節(jié)約了FPGA資源與系統(tǒng)功耗，更提高了整個(gè)系統(tǒng)的工作效率與使用可靠性。

可以預(yù)知隨著電子行業(yè)的發(fā)展，單塊SSD容量的增加，本系統(tǒng)的容量可以成倍升級(jí)，同時(shí)也可以通過(guò)增加SSD的個(gè)數(shù)來(lái)擴(kuò)展整個(gè)系統(tǒng)的容量；如果使用更高性能的FPGA，系統(tǒng)最高寫(xiě)入帶寬理論上可以提高到所有SSD同時(shí)并行寫(xiě)入的速率。因此，本設(shè)計(jì)具有很大的發(fā)展空間與廣闊的應(yīng)用前景。

[1]朱鑫鵬.SATAⅡ設(shè)備端IP核的FPGA設(shè)計(jì)與實(shí)現(xiàn)[D].成都:電子科技大學(xué)，2011.

[2]李敏.基于ARM+Linux的嵌入式視頻監(jiān)控存儲(chǔ)系統(tǒng)[D].西安:西安電子科技大學(xué)，2010.

[3]徐玉杰.高速大容量存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D].西安:西安電子科技大學(xué)，2014.

[4]范曉星.高速大容量固態(tài)存儲(chǔ)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D].西安:西安電子科技大學(xué)，2014.

[5]王宗超，馬建設(shè)，周倩，等.基于ARM和固態(tài)硬盤(pán)的微型投影嵌入式平臺(tái)設(shè)計(jì)[J].重慶理工大學(xué)學(xué)報(bào)：自然科學(xué)，2012，26（5）:47-50.

[6]王冬星，程書(shū)偉，張麗華.基于ARM的數(shù)據(jù)采集與存儲(chǔ)系統(tǒng)的研究與實(shí)現(xiàn) [J].計(jì)算機(jī)工程與設(shè)計(jì)，2012，33（12）:4526-4530.

[7]吳凡.基于FPGA和NAND Flash的嵌入式存儲(chǔ)系統(tǒng)設(shè)計(jì)[J].電子科技，2016，29（3）:97-101.

[8]孟琪.基于SATA接口高速電子存儲(chǔ)陣列的設(shè)計(jì)與實(shí)現(xiàn)[D].西安:西安電子科技大學(xué)，2014.

[9]王童.基于SATA接口固態(tài)硬盤(pán)的存儲(chǔ)系統(tǒng)的研究與實(shí)現(xiàn)[D].西安:西安電子科技大學(xué)，2014.

[10]王燁，張峰，李燕斌.SATA高速存儲(chǔ)的FPGA實(shí)現(xiàn)[J].電訊技術(shù)，2012，52（11）:1801-1804.

[11]張芬平，王建生.SATA控制器的FPGA實(shí)現(xiàn)[J].山西科技，2015，30（6）:126-128.

[12]劉明剛，施建禮.基于FPGA高速大容量數(shù)據(jù)采集與存儲(chǔ)系統(tǒng)[J].儀表技術(shù)，2014（5）:25-27.

[13]SUN Ning-xiao,WU Qiong-zhi,JIN Zhao-jian.A storage architecture for high speed signal processing:Embedding RAID0 on FPGA[J].Journal of Signal and Information Processing,2012（3）:382-386.

[14]劉濤.一種基于SSD硬盤(pán)緩存加速與備份的RAID設(shè)計(jì)方法：中國(guó)，201310053327.0[P].2013-06-12.

[15]李金猛，周勇軍.高速大容量數(shù)據(jù)存儲(chǔ)技術(shù)的研究綜述[J].測(cè)控技術(shù)，2016，35（2）:1-4.

An optimized method of real-time data recording for wide-band embedded storage system

PENG Cheng-fei，XU Jia-lin，LI Tao，WU Qiong-zhi
（School of Information and Electronic，Beijing Institute of Technology，Beijing 100081，China）

Focusing on the demand of long-term continuous wideband signal acquisition，this paper puts forward an implementation and optimized method of embedded large-capacity and high-bandwidth data storage system architecture based on FPGA and multi-channel SSDs.In this paper，the random instantaneous speed problem of SSD writing is analyzed emphatically，and a dynamic scheduling method is put forward based on the test data and mathematical model.Theoretical analysis and practical tests both indicate that this method reduces the need of data buffer effectively and improves the reliability of the system.

signal acquisition；storage；FPGA；SSD

TN957.52

A

1674－6236（2017）17-0115-05

2016-07-01稿件編號(hào)：201607005

彭程飛（1991—），男，遼寧錦州人，碩士研究生。研究方向：復(fù)雜電路系統(tǒng)研究與應(yīng)用。