• 
    

    
    

      99热精品在线国产_美女午夜性视频免费_国产精品国产高清国产av_av欧美777_自拍偷自拍亚洲精品老妇_亚洲熟女精品中文字幕_www日本黄色视频网_国产精品野战在线观看 ?

      FPGA片內(nèi)監(jiān)測系統(tǒng)的設(shè)計(jì)

      2017-03-15 16:54:33張宏亮周鵬
      物聯(lián)網(wǎng)技術(shù) 2017年2期
      關(guān)鍵詞:仿真

      張宏亮+周鵬

      摘 要:文中設(shè)計(jì)了Xilinx FPGA kintex7系列芯片中的XADC控制模塊,實(shí)現(xiàn)了在FPGA工作過程中對其內(nèi)部溫度、內(nèi)核電壓和片上供電電壓的實(shí)時(shí)監(jiān)測。同時(shí)讀取了其內(nèi)部的平均溫度、平均內(nèi)核電壓、平均輔助電壓、最大溫度、最大內(nèi)核電壓、最大輔助電壓、最小溫度、最小內(nèi)核電壓、最小輔助電壓數(shù)值。當(dāng)FPGA內(nèi)部的溫度、內(nèi)核電壓、輔助電壓偏離所設(shè)定的范圍時(shí),XADC就會產(chǎn)生對應(yīng)的報(bào)警輸出。報(bào)警信號被FPGA中的I/O引腳輸出到總線,通過CPCI接口傳送到主機(jī),從而對FPGA芯片的健康狀況進(jìn)行監(jiān)控,同時(shí)采取相應(yīng)措施確保系統(tǒng)穩(wěn)定、安全的工作。該設(shè)計(jì)方案已經(jīng)成功應(yīng)用到工程中,經(jīng)過仿真、驗(yàn)證、調(diào)試,此系統(tǒng)能夠在設(shè)備中穩(wěn)定工作,因此具有一定的工程指導(dǎo)意義。

      關(guān)鍵詞:可編程邏輯門陣列;XADC;系統(tǒng)監(jiān)測;仿真

      中圖分類號:TN311;TP20 文獻(xiàn)標(biāo)識碼:A 文章編號:2095-1302(2017)02-00-04

      0 引 言

      熱設(shè)計(jì)[1]是采用適當(dāng)可靠的方法控制產(chǎn)品內(nèi)部所有電子元器件的溫度,使其在所處的工作環(huán)境條件下不超過穩(wěn)定運(yùn)行要求的最高溫度,以保證產(chǎn)品正常運(yùn)行的安全性和長期運(yùn)行的可靠性。由于熱設(shè)計(jì)的復(fù)雜性和高要求,目前許多客戶不具備條件或者做不出準(zhǔn)確的設(shè)計(jì)。因此當(dāng)芯片在沒有經(jīng)過熱設(shè)計(jì)分析的板子上工作時(shí),極有可能超出所能承受的最大工作范圍。Xilinx公司的7系列FPGA所有產(chǎn)品都含有XADC,巧妙設(shè)計(jì)XADC可以解決熱設(shè)計(jì)不當(dāng)帶來的問題。賽靈思模數(shù)轉(zhuǎn)換器(XADC)是一種精確混合測量系統(tǒng)。該模塊主要包括雙12位1 MSPS模擬/數(shù)字轉(zhuǎn)換(ADC),高達(dá)17個(gè)靈活的用戶可配置邏輯輸入,可選片內(nèi)或者片外參考電壓,片內(nèi)溫度和電壓傳感器。在沒有熱設(shè)計(jì)的板子上,由于溫度導(dǎo)致芯片工作異常的可能性很高,如果芯片工作異常,XADC的片內(nèi)溫度監(jiān)測功能將派上用場,可以快速確定Xilinx芯片的工作溫度是否正常。本文通過設(shè)計(jì)XADC的控制方式來準(zhǔn)確輸出芯片內(nèi)部的各種參數(shù)。首先用Matlab模擬一組外界溫度、電壓等參數(shù),再用ISIM仿真出結(jié)果,與預(yù)期效果一致,然后將主程序下載到芯片中,芯片在250 M時(shí)鐘下高速工作,從上位機(jī)中可以觀察到準(zhǔn)確的結(jié)果。通過另一種方式,使溫度、電壓等參數(shù)通過JTAG鏈傳輸?shù)缴衔粰C(jī),發(fā)現(xiàn)通過兩種方式獲取的結(jié)果一致。讓FPGA工作在一個(gè)良好的狀態(tài),以實(shí)時(shí)監(jiān)測FPGA內(nèi)部環(huán)境的變化,對于利用FPGA實(shí)現(xiàn)的設(shè)備具有重要價(jià)值。此舉可以防止芯片損壞,延長芯片壽命,保證系統(tǒng)的完整性[2] 并節(jié)約成本。

      1 XADC的工作原理

      1.1 XADC的結(jié)構(gòu)組成

      7系列FPGA 中XADC模塊包含兩個(gè)采樣率為1 MSPS,輸出為12位的雙端口ADC芯片和片上傳感器。這兩個(gè)ADC為各種應(yīng)用開發(fā)設(shè)計(jì)提供了通用的和高精度的模擬接口。XADC的結(jié)構(gòu)原理圖[3]如圖1所示。

      該結(jié)構(gòu)主要由溫度傳感器、電壓傳感器、多路選擇器、ADC、控制寄存器、狀態(tài)寄存器、可重配置動態(tài)端口(DRP)組成。

      1.2 溫度傳感器

      溫度傳感器的傳輸函數(shù)如圖2(a)所示。圖中溫度傳感器工作在單極性模式下,ADC的量程編碼范圍為000h~FFFh,輸入的電壓范圍為0~1 V。電壓的LSB為1V/212=224 μV,對應(yīng)的溫度LSB約為0.123°C。

      1.3 電壓傳感器

      7系列FPGA芯片中XADC內(nèi)部的電壓傳感器可以采集FPGA的VCCINT,VCCAUX,VCCBRAM。電壓傳感器的傳輸函數(shù)[5]可參考公式(3),理想狀態(tài)下其傳輸函數(shù)如圖2(b)所示。ADC的量程編碼范圍為000h~FFFh,對應(yīng)的輸入電壓值范圍為0~3 V,在實(shí)際應(yīng)用中,這個(gè)范圍超出了供電電壓的范圍,但FPGA可以提供映射到這個(gè)范圍內(nèi)的測量方法。因此內(nèi)核電壓值為1 V時(shí),其對應(yīng)的輸出編碼值為1/3×4 096=1 635=555 h,電壓的LSB為0.732 mV。

      2 XADC的配置方法

      XADC通過DRP與外界進(jìn)行數(shù)據(jù)交換,外界可通過兩種模式[6]訪問DRP,即FPGA邏輯端口和JTAG TAP,本設(shè)計(jì)方案中采用FPGA端口模式配置XADC。XADC中包含一個(gè)64×16 b的只讀狀態(tài)寄存器和一個(gè)64×16 b的讀寫控制寄存器。DRP允許用戶通過地址線DADDR[6:0](00h~7Fh)來訪問這128個(gè)寄存器。其中,前64個(gè)地址即00h~3Fh用于訪問狀態(tài)寄存器,后64個(gè)地址即40h~7Fh用于訪問控制寄存器。

      狀態(tài)寄存器存儲了傳感器和外部模擬通道經(jīng)過ADC轉(zhuǎn)換后的數(shù)據(jù),所有的傳感器和外部通道輸入的數(shù)據(jù)都有一個(gè)唯一的通道地址,每一個(gè)通道的轉(zhuǎn)換結(jié)果被存儲在固定位置,和DRP共用相同的地址。由于狀態(tài)寄存器存儲的數(shù)據(jù)為16 b,而ADC轉(zhuǎn)換的數(shù)據(jù)為12 b,因此傳感器的轉(zhuǎn)換結(jié)果被XADC修正為16位后存儲在對應(yīng)的地址中,其中ADC的轉(zhuǎn)換結(jié)果被存儲在高12位,低4位為修正后的數(shù)據(jù)。XADC有一個(gè)內(nèi)置的修正功能,通過例化相應(yīng)的轉(zhuǎn)換通道如08h,09h,30h,31h,可自動計(jì)算這些修正系數(shù)。在默認(rèn)模式下,XADC能自動運(yùn)行此功能,在其他模式下需要通過配置寄存器41h開啟。

      控制寄存器可以用于配置XADC的工作模式,其所有功能均由這些寄存器控制??刂萍拇嫫骺梢愿鶕?jù)XADC的屬性例化,即XADC可以在一個(gè)預(yù)定義的模式下啟動。本設(shè)計(jì)中主要配置地址為40h,41h,42h的控制寄存器,分別為R0,R1,R2。當(dāng)XADC工作時(shí),這些寄存器可以通過軟處理器或狀態(tài)機(jī)修改其中的參數(shù),從而隨時(shí)改變XADC的工作模式。圖3所示為配置寄存器R0,R1,R2的位域。

      3 監(jiān)測系統(tǒng)的實(shí)現(xiàn)

      3.1 XADC的I/O端口說明

      本方案中的監(jiān)測系統(tǒng)主要通過控制XADC模塊來實(shí)現(xiàn)所需的功能[7]。XADC模塊的原理框圖如4所示。DI[15:0]表示DRP輸入數(shù)據(jù),DO[15:0]表示DRP輸出數(shù)據(jù),DADDR[6:0]表示DRP輸入數(shù)據(jù)地址,DEN表示DRP輸入使能信號,DWE表示DRP輸入寫使能信號,DCLK表示DRP輸入數(shù)據(jù)時(shí)鐘,DRDY表示DRP輸出數(shù)據(jù)準(zhǔn)備信號,RESET表示XADC異步復(fù)位信號,RESET將被同步拉高到DCLK或者內(nèi)部配置的時(shí)鐘(當(dāng)DCLK停止時(shí)),CONVST表示ADC轉(zhuǎn)換開始,此信號僅用在突發(fā)采樣模式,CONVSTCLK表示ADC轉(zhuǎn)換時(shí)鐘,配合CONVST信號工作。VP、VN表示專用的模擬輸入差分信號,在設(shè)計(jì)中不用這對信號時(shí)應(yīng)將引腳接地。VAUXP[15:0]、VAUXN[15:0]表示16對模擬輸入差分信號,可以通過JTAG端口進(jìn)行預(yù)配置,ALM[0]~ALM[3]分別表示溫度報(bào)警信號輸出,內(nèi)核電壓報(bào)警信號輸出,輔助電壓報(bào)警信號輸出,塊存儲器電壓報(bào)警信號輸出。ALM[4]~ALM[6]表示其他電壓報(bào)警信號輸出,僅支持Zynq-7000 AP SoC系列器件,ALM[7]表示前六個(gè)報(bào)警信號的“或”,OT表示超高溫報(bào)警信號輸出,MUXADDR[4:0]表示將要被轉(zhuǎn)換的序列的下一通道地址,工作在外部多路輸入模式下,CHANNEL[4:0]表示當(dāng)ADC轉(zhuǎn)換結(jié)束后當(dāng)前轉(zhuǎn)換結(jié)果輸出的通道,EOC表示ADC轉(zhuǎn)換結(jié)束,高電平有效;EOS表示在自動通道序列模式下,來自最后一個(gè)通道的轉(zhuǎn)換結(jié)果被寫入狀態(tài)寄存器,高電平有效;BUSY表示ADC處于轉(zhuǎn)換狀態(tài),高電平有效;JTAGLOCED表示DRP工作在JTAG模式,此時(shí)為高電平,JTAGMODIFIED表示JTAG向DRP寫數(shù)據(jù),此時(shí)為高電平,JTAGBUSY表示JTAG與DRP正在發(fā)生數(shù)據(jù)交換,此時(shí)為高電平。

      3.2 系統(tǒng)狀態(tài)機(jī)的設(shè)計(jì)

      本方案包括對XADC的例化和狀態(tài)機(jī)設(shè)計(jì)[8],狀態(tài)機(jī)設(shè)計(jì)的目的是產(chǎn)生XADC工作的狀態(tài)時(shí)序,是設(shè)計(jì)中最關(guān)鍵的部分,針對本設(shè)計(jì)狀態(tài)機(jī)完成的功能產(chǎn)生相應(yīng)的DEN_IN和DADDR_IN信號。針對本設(shè)計(jì),狀態(tài)機(jī)產(chǎn)生的地址信號分別為00h、01h、02h、20h、21h、22h、24h、25h、26h,分別表示對狀態(tài)寄存器中平均溫度、平均內(nèi)核電壓、平均輔助電壓、最大溫度、最大內(nèi)核電壓、最大輔助電壓、最小溫度、最小內(nèi)核電壓、最小輔助電壓數(shù)值的訪問,并且在適當(dāng)時(shí)機(jī)使DRP端口的信號有效,即DEN_IN=1。

      狀態(tài)機(jī)的實(shí)現(xiàn)方案如圖5所示。首先狀態(tài)機(jī)等待觸發(fā)信號EOS_OUT,當(dāng)觸發(fā)信號EOS_OUT的上升沿到來時(shí),DRP通過DADDR_IN向XADC寫入平均溫度的地址00h,同時(shí)DEN_IN保持一個(gè)時(shí)鐘的高電平,然后狀態(tài)轉(zhuǎn)移到讀取平均溫度的值,如果DRDY_OUT為高電平,則狀態(tài)轉(zhuǎn)移到下一狀態(tài)寫最大溫度的地址,否則狀態(tài)保持為讀平均溫度的值;當(dāng)狀態(tài)機(jī)進(jìn)入寫最大溫度的地址時(shí),DRP寫入地址20h,同時(shí)DEN_IN保持高電平,然后狀態(tài)轉(zhuǎn)移到下一狀態(tài)讀最大溫度的值,如果DRDY_OUT為高電平,則狀態(tài)轉(zhuǎn)移到下一狀態(tài)寫最小溫度的地址,否則保持當(dāng)前狀態(tài),狀態(tài)機(jī)依照此規(guī)律依次進(jìn)行狀態(tài)轉(zhuǎn)移,將需要的數(shù)據(jù)依次讀取出來,待讀完最小輔助電壓這一數(shù)據(jù)后,狀態(tài)機(jī)進(jìn)入等待狀態(tài),直到下一個(gè)觸發(fā)信號EOS_OUT上升沿的到來才啟動下一次循環(huán)。XADC狀態(tài)轉(zhuǎn)移圖如圖5所示。

      3.3 監(jiān)測系統(tǒng)的實(shí)現(xiàn)

      編寫完代碼,經(jīng)ISE14.7綜合后,系統(tǒng)的RTL圖如圖6所示。可以通過Xilinx公司的ISIM軟件[9]進(jìn)行功能仿真,仿真的目的在于對狀態(tài)的時(shí)序進(jìn)行驗(yàn)證,確保功能正確。仿真結(jié)果如圖7所示。在仿真過程中模擬了FPGA內(nèi)部的溫度、電壓值,圖中數(shù)據(jù)均為無符號數(shù),比如地址33對應(yīng)21h,存儲的相應(yīng)數(shù)據(jù)為最大溫度49 173,轉(zhuǎn)化為實(shí)際溫度為105℃=(49 173×503.975)/65 536 – 273.15(℃)(為修正值),此時(shí)的溫度已超過了預(yù)定的溫度值85℃,因此輸出的USER_TEMP_ALARM_OUT為高電平,總告警信號 ALARM_OUT也為高電平。

      4 結(jié) 語

      將綜合、布局布線后生成的配置文件下載到FPGA中,運(yùn)行設(shè)備,用ChipScope進(jìn)行在線測試,系統(tǒng)運(yùn)行后即可觀察到FPGA內(nèi)部的溫度、電壓值等,關(guān)閉設(shè)備的散熱風(fēng)扇,當(dāng)設(shè)備運(yùn)行了大約2個(gè)小時(shí)后,系統(tǒng)發(fā)出告警信號,同時(shí)在主機(jī)上可以觀察到相應(yīng)的信號。其中通過FPGA端口和JTAG兩種方式讀取的2組溫度電壓參數(shù)如表1所列。經(jīng)過長時(shí)間的測試,此系統(tǒng)可以穩(wěn)定工作,同時(shí)找出整個(gè)設(shè)備在工作過程中存在的問題,使工程順利完工,達(dá)到工程中所要求的性能和指標(biāo)。

      參考文獻(xiàn)

      [1] Yeoh Y.J.,Jaafar H,Hassan W.Z.W.3-level automotive safety warning and alert system using FPGA [C].2015 IEEE International Circuits and Systems Symposium,2015:125-129.

      [2]李紀(jì)云.數(shù)據(jù)采集系統(tǒng)數(shù)字基帶轉(zhuǎn)換固件和監(jiān)控系統(tǒng)的實(shí)現(xiàn)[D].上海:上海應(yīng)用技術(shù)學(xué)院,2015.

      [3] LogiCORE IP AXI XADC v1.00a Product Guide.[EB/OL](2012-11-16)[2016-4-15].http://www.xilinx.com/support/documentation/ip_documentation/axi_xadc/v1_00_a/pg019_axi_xadc.pdf.

      [4] AminA.Jarrah,MohsinM.Jamali.FPGA based architecture of Extensive Cancellation Algorithm (ECA) for Passive Bistatic Radar (PBR)[J]. Microprocessors and Microsystems ,2016,3(41) :56-66.

      [5] 7 Series FPGAs and Zynq-7000 All Programmable SoC XADC Dual 12-Bit 1 MSPS Analog-to-Digital Converter User Guide.[EB/OL](2015-5-19)[2016-4-15]. http://www.xilinx.com/support/documentation/user_guides/ug480_7Series_XADC.pdf.

      [6] 7 Series FPGAs Configuration User Guide.[EB/OL](2015-7-24)[2016-4-15].http://www.xilinx.com/support/documentation/user_guides/ug470_7Series_Config.pdf.

      [7] XADC Layout Guidelines.[EB/OL](2013-12-13)[2016-4-15]. http://www.xilinx.com/support/documentation/application_notes/xapp554-xadc-layout-guidelines.pdf.

      [8] Prashanth,B.U.V.Design and Implementation of Radar Cross-Section Models On a Virtex-6 FPGA[J].Journal of Engineering,2014,489(765):10.

      [9] LIU Weibin,Zhu Mingri,Zheng Danpeng.Design of ultra-wideband radar control system based on FPGA[J].Computer Measurement & Control,2015(12):1-6.

      猜你喜歡
      仿真
      Proteus仿真軟件在單片機(jī)原理及應(yīng)用課程教學(xué)中的應(yīng)用
      工業(yè)機(jī)器人模擬仿真技術(shù)在職業(yè)教育中的應(yīng)用淺析
      一種幫助幼兒車內(nèi)脫險(xiǎn)應(yīng)急裝置的仿真分析
      科技資訊(2016年18期)2016-11-15 20:09:22
      論虛擬仿真實(shí)訓(xùn)系統(tǒng)在口腔實(shí)驗(yàn)教學(xué)中的應(yīng)用
      科技資訊(2016年18期)2016-11-15 07:55:28
      基于機(jī)電設(shè)備電氣控制線路排故的仿真系統(tǒng)設(shè)計(jì)
      航空電氣系統(tǒng)中故障電弧研究
      Buck開關(guān)變換器的基本參數(shù)設(shè)計(jì)及仿真分析
      試析PLC控制下的自動化立體倉庫仿真情況分析
      基于MADYMO的航空座椅約束系統(tǒng)優(yōu)化設(shè)計(jì)
      科技視界(2016年18期)2016-11-03 21:44:44
      中國體態(tài)假人模型與FAA Hybrid Ⅲ 型假人模型沖擊差異性分析
      科技視界(2016年18期)2016-11-03 20:31:49
      罗源县| 民乐县| 抚松县| 莱芜市| 揭阳市| 延长县| 鹤庆县| 新竹市| 安达市| 章丘市| 边坝县| 搜索| 高阳县| 永济市| 和平区| 恩平市| 牙克石市| 乐都县| 南通市| 辽阳市| 万全县| 璧山县| 防城港市| 鹿邑县| 将乐县| 子长县| 哈尔滨市| 苏尼特右旗| 丹东市| 长武县| 鲜城| 湘潭市| 磴口县| 紫阳县| 安陆市| 垫江县| 苏尼特右旗| 郯城县| 曲麻莱县| 长沙市| 渑池县|