汽車防撞雷達(dá)中頻信號(hào)處理系統(tǒng)的優(yōu)化方案*

張 鑒,周道逵,童 睿,戚昊琛

(合肥工業(yè)大學(xué)電子科學(xué)與應(yīng)用物理學(xué)院,合肥 230009)

汽車防撞雷達(dá)中頻信號(hào)處理系統(tǒng)的優(yōu)化方案*

張 鑒,周道逵,童 睿,戚昊琛

(合肥工業(yè)大學(xué)電子科學(xué)與應(yīng)用物理學(xué)院,合肥 230009)

中頻信號(hào)處理裝置是汽車防撞雷達(dá)系統(tǒng)的核心。針對(duì)現(xiàn)有中頻信號(hào)處理方案中存在的不足,基于對(duì)雷達(dá)中頻信號(hào)的調(diào)理需求和對(duì)模塊功能的分析,提出了一種基于多功能可編程集成芯片MAX11043的雷達(dá)系統(tǒng)功能的優(yōu)化方案?；贔PGA技術(shù)對(duì)集成芯片的驅(qū)動(dòng)進(jìn)行設(shè)計(jì)并得到相應(yīng)的時(shí)序仿真圖,調(diào)用所設(shè)計(jì)的驅(qū)動(dòng)模塊完成對(duì)調(diào)制信號(hào)發(fā)生器功能的仿真和實(shí)驗(yàn),仿真和實(shí)驗(yàn)結(jié)果驗(yàn)證了所提出的優(yōu)化方案的可行性。

防撞雷達(dá);中頻信號(hào)處理;MAX11043;FPGA;優(yōu)化方案

前言

汽車防撞雷達(dá)可測(cè)量行駛車輛與前方障礙物的相對(duì)速度和距離,并根據(jù)測(cè)量結(jié)果由報(bào)警器發(fā)出相應(yīng)的預(yù)警信號(hào)或進(jìn)行制動(dòng)[1-2]。在防撞雷達(dá)系統(tǒng)中,中頻信號(hào)處理系統(tǒng)負(fù)責(zé)對(duì)雷達(dá)混頻器的輸出信號(hào)進(jìn)行調(diào)理,為后端數(shù)字信號(hào)處理做準(zhǔn)備[3],其設(shè)計(jì)的正確與否直接影響到對(duì)回波信號(hào)檢測(cè)的精確度,是汽車防撞雷達(dá)系統(tǒng)設(shè)計(jì)中的關(guān)鍵?，F(xiàn)有中頻信號(hào)處理系統(tǒng)由多模塊PCB板級(jí)電路構(gòu)建而成,其體積大、結(jié)構(gòu)復(fù)雜、模塊間匹配繁瑣、抗干擾能力差、功耗大且調(diào)試?yán)щy[4-5],上述問(wèn)題對(duì)實(shí)現(xiàn)集成式主動(dòng)防撞系統(tǒng)極為不利。本文中基于先進(jìn)的多功能可編程集成芯片MAX11043,通過(guò)相應(yīng)的驅(qū)動(dòng)設(shè)計(jì)和可編程端口控制,可將現(xiàn)有系統(tǒng)中多個(gè)獨(dú)立單元的功能集成到板載芯片級(jí)系統(tǒng)中,簡(jiǎn)化電路結(jié)構(gòu)、增強(qiáng)可靠性、縮減板級(jí)面積、減少耗電量。

1 中頻信號(hào)處理系統(tǒng)優(yōu)化方案

目前,國(guó)內(nèi)對(duì)汽車防撞雷達(dá)尚未制定統(tǒng)一的規(guī)范標(biāo)準(zhǔn),參照國(guó)外少數(shù)調(diào)頻連續(xù)波(FMCW)雷達(dá)產(chǎn)品的參數(shù),可制定汽車防撞雷達(dá)的基本工作參數(shù)[6-7]:工作頻率24GHz;距離范圍0～120m;速度范圍1～180km/h;發(fā)射功率小于50mW。

參考現(xiàn)有FMCW雷達(dá)傳感器的工作模式,本文中采用三角波調(diào)制方式,以滿足同時(shí)測(cè)距測(cè)速的要求。

雷達(dá)發(fā)射波與回波混頻得到的中頻信號(hào)幅值為

式中:v為雷達(dá)傳感器與障礙物之間的相對(duì)速度;R0為相對(duì)距離;f0為發(fā)射信號(hào)中心頻率;ΔF為調(diào)制信號(hào)的帶寬;T為調(diào)制信號(hào)周期;A為振蕩器輸出幅值; c為光速;K為信號(hào)傳輸損耗因子。

當(dāng)滿足上述測(cè)距測(cè)速要求時(shí),由計(jì)算可知混頻器輸出的中頻信號(hào)幅值在3～300mV之間。該中頻信號(hào)幅值小、干擾多、信噪比低且為模擬信號(hào),無(wú)法輸入后端數(shù)據(jù)處理設(shè)備[8]。因此需采用中頻信號(hào)調(diào)理電路進(jìn)行處理。

首先由調(diào)制信號(hào)發(fā)生器輸出三角調(diào)制波,使FMCW雷達(dá)輸出中頻信號(hào);信號(hào)先由高通濾波器濾除疊加的低頻調(diào)制信號(hào);再由可變?cè)鲆嫘盘?hào)放大器放大,提高幅值;再用低通濾波器濾除外界高頻雜波;使用ADC將模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào)輸入后端數(shù)字處理器進(jìn)行處理;而數(shù)字處理器輸出的反饋信號(hào),需用DAC來(lái)轉(zhuǎn)換,以輸入各控制端進(jìn)行控制。

根據(jù)上述功能需求,現(xiàn)有的中頻信號(hào)處理系統(tǒng)結(jié)構(gòu)如圖1所示。

圖1 中頻信號(hào)處理系統(tǒng)結(jié)構(gòu)圖

圖1 結(jié)構(gòu)中,包含調(diào)制信號(hào)發(fā)生器、各類濾波器、信號(hào)放大器、DAC和ADC等眾多模塊以及外圍電路。在實(shí)際設(shè)計(jì)與使用過(guò)程中,該結(jié)構(gòu)具有以下缺陷:

(1)使用多模塊的板級(jí)電路,機(jī)艙內(nèi)高溫條件下的系統(tǒng)穩(wěn)定性差;

(2)因模塊眾多,模塊間接口匹配容易產(chǎn)生誤差;

(3)連線過(guò)長(zhǎng)、分立元件過(guò)多,易受干擾信號(hào)影響,測(cè)量精度較低;

(4)板級(jí)電路面積較大,模塊耗電量大,不利于車載使用。

因此,尋求高可靠性、高信噪比、高精度和低功耗的集成方案成為系統(tǒng)優(yōu)化的核心方向。

基于先進(jìn)車載系統(tǒng)的功能需求,本文中基于多功能可編程集成芯片MAX11043來(lái)滿足優(yōu)化需求。該芯片為四通道單端或差分輸入,芯片的4個(gè)通道單獨(dú)設(shè)有濾波器單元與可編程增益放大器(PGA),可實(shí)現(xiàn)高通濾波功能與信號(hào)放大功能;芯片內(nèi)設(shè)有7級(jí)2階可編程濾波器,可實(shí)現(xiàn)低通濾波功能;芯片包含16位同步采樣ADC,可取代圖1中的ADC;芯片集成了12位DAC,可實(shí)現(xiàn)調(diào)制信號(hào)發(fā)生器和模擬控制端口的控制功能。由此可見,通過(guò)對(duì)功能芯片MAX11043的驅(qū)動(dòng)及集成器件編程,可實(shí)現(xiàn)圖1中虛線范圍內(nèi)中頻處理模塊中的大部分獨(dú)立模塊功能,從而增強(qiáng)結(jié)構(gòu)穩(wěn)定性、減少誤差、大幅縮減電路板面積和降低功耗,為實(shí)現(xiàn)先進(jìn)集成車載主動(dòng)防撞系統(tǒng)提供關(guān)鍵解決方案。

2 驅(qū)動(dòng)模塊設(shè)計(jì)與仿真

2.1 驅(qū)動(dòng)時(shí)序分析

利用可編程功能芯片MAX11043實(shí)現(xiàn)復(fù)雜的雷達(dá)信號(hào)處理,首先需完成對(duì)芯片的驅(qū)動(dòng)設(shè)計(jì),實(shí)現(xiàn)芯片與數(shù)據(jù)處理器間的通信。

芯片MAX11043與外部通信通過(guò)串行外設(shè)接口、時(shí)鐘端口OSCIN和片選端口CS來(lái)實(shí)現(xiàn)。通信的前提是使通信時(shí)鐘與芯片工作時(shí)鐘相互契合,以保證芯片正常工作與數(shù)據(jù)通信。芯片通信狀態(tài)下各主要信號(hào)端口的時(shí)序如圖2所示[9]。

圖2 MAX11043串行接口通信時(shí)序圖

圖中:端口SHDN為芯片的電源端口,高電平時(shí)關(guān)閉芯片;端口CONVRUN為芯片數(shù)據(jù)轉(zhuǎn)換開始標(biāo)志位,高電平時(shí)芯片處于暫停狀態(tài);端口為串行接口片選位,高電平時(shí)芯片開啟通信功能;端口OSCIN為芯片工作時(shí)鐘輸入端;端口SCLK為通信時(shí)鐘輸入端,當(dāng)該時(shí)鐘與芯片工作時(shí)鐘同步時(shí),芯片工作性能最為理想,本文中設(shè)芯片工作頻率與通信頻率為5MHz;端口DIN為串行接口數(shù)據(jù)輸入端,在SCLK信號(hào)上升沿采樣數(shù)據(jù);端口DOUT為串行接口數(shù)據(jù)輸出端,在SCLK上升沿輸出數(shù)據(jù),通信關(guān)閉時(shí)成高阻態(tài)。

整個(gè)通信時(shí)序分為3種狀態(tài)。第1狀態(tài)為空閑狀態(tài),在此狀態(tài)下,設(shè)SHDN為0,芯片開啟,設(shè)CONVRUN為高電平,使芯片按默認(rèn)狀態(tài)運(yùn)行,端口OSCIN接收頻率為5MHz的時(shí)鐘信號(hào),設(shè)為高電平,關(guān)閉通信接口,等待指令輸入進(jìn)入第2狀態(tài)。第2狀態(tài)為指令輸入狀態(tài),當(dāng)有指令(SPI控制字)準(zhǔn)備輸入時(shí),設(shè)為低電平,開啟通信端口,將SCLK同步至已設(shè)置的OSCIN端口,提供通信時(shí)鐘。完成上述操作后,指令開始從DIN端口串行輸入芯片,實(shí)現(xiàn)對(duì)芯片內(nèi)各功能模塊的控制,即調(diào)整濾波特性與增益大小,以保證中頻信號(hào)幅值統(tǒng)一。指令輸入結(jié)束后進(jìn)入第3狀態(tài),即數(shù)據(jù)操作狀態(tài):芯片根據(jù)第2狀態(tài)指令,采取寫操作或讀操作,寫操作為芯片從DIN端口接收輸入數(shù)據(jù),存儲(chǔ)到指令規(guī)定的寄存器,讀操作為芯片將指令規(guī)定的寄存器內(nèi)的數(shù)據(jù)從DOUT端口串行輸出。第3狀態(tài)結(jié)束后,片選信號(hào)變?yōu)楦唠娖?通信時(shí)鐘SCLK停止跳變,芯片重新進(jìn)入第1狀態(tài),等待指令進(jìn)行下一次循環(huán)。

2.2 驅(qū)動(dòng)程序設(shè)計(jì)

基于上述芯片通信時(shí)序分析,本文中采用EP4CE6E22C8N型FPGA來(lái)進(jìn)行驅(qū)動(dòng)設(shè)計(jì)。通過(guò)分頻時(shí)鐘提供芯片時(shí)鐘;通過(guò)輸出指令完成進(jìn)程控制;通過(guò)串并轉(zhuǎn)換數(shù)據(jù)來(lái)完成通信功能。

該驅(qū)動(dòng)軟件流程圖如圖3所示,包括主時(shí)序邏輯設(shè)計(jì)和額外設(shè)置。

由圖3可見,驅(qū)動(dòng)程序主時(shí)序設(shè)計(jì)流程為:首先為各通信端口預(yù)置數(shù)據(jù)以初始化芯片,使芯片進(jìn)入空閑狀態(tài),等待指令輸入;當(dāng)有指令輸入時(shí),對(duì)其進(jìn)行干擾分析,確認(rèn)非誤操作后,通信進(jìn)入指令輸入狀態(tài);芯片通信功能開啟,同步通信時(shí)鐘到芯片工作時(shí)鐘,此時(shí)判斷指令操作(讀或?qū)?,當(dāng)為寫操作時(shí),輸出指令到DIN端口,當(dāng)為讀操作時(shí),查詢芯片ADC是否完成數(shù)據(jù)更新,若無(wú)更新,則關(guān)閉通信,若有數(shù)據(jù)更新,則輸出指令到DIN端口;指令輸出結(jié)束后,進(jìn)入數(shù)據(jù)操作狀態(tài),寫操作時(shí),程序?qū)?shù)據(jù)串行輸出至端口DIN,讀操作時(shí),程序從端口DOUT讀取芯片數(shù)據(jù),串并轉(zhuǎn)換后存儲(chǔ);數(shù)據(jù)操作狀態(tài)結(jié)束后,關(guān)閉芯片通信,進(jìn)入空閑狀態(tài),等待下條指令輸入。

圖3 驅(qū)動(dòng)程序軟件流程圖

在驅(qū)動(dòng)程序設(shè)計(jì)時(shí),除主時(shí)序邏輯外,還必須針對(duì)數(shù)據(jù)操作進(jìn)行額外設(shè)置。

(1)芯片工作時(shí),若通信頻繁,易出現(xiàn)多個(gè)指令同時(shí)輸入或指令輸入請(qǐng)求間隔小于單次指令輸入時(shí)間的錯(cuò)誤。因此需設(shè)置 FIFO,使指令有序輸入, FIFO設(shè)計(jì)中輸入輸出指令部分程序如下。

fifo_spi[cnt_in]＜=fifo_input_spi;

fifo_data[cnt_in]＜=fifo_input_data;

//指令及數(shù)據(jù)輸入,緩存至相應(yīng)存儲(chǔ)器。

fifo_out_spi＜=fifo_spi[cnt_out];

fifo_out_data＜=fifo_data[cnt_out];

//輸出

(2)串行通信時(shí),信號(hào)在時(shí)鐘上升沿傳輸,因此,芯片寫入數(shù)據(jù)需要在時(shí)鐘上升沿到來(lái)前完成。輸出時(shí)鐘延時(shí)可使得開發(fā)板端口的電位在芯片通信時(shí)鐘上升沿到來(lái)前達(dá)到穩(wěn)定狀態(tài),延時(shí)設(shè)置部分程序如下。

sclk_delay={sclk_delay[3:0],sclk};

SCLK＜=sclk_delay[4];

//五位寄存器延時(shí)輸出時(shí)鐘。

(3)芯片只支持串行通信方式,需在開發(fā)板內(nèi)添加串并轉(zhuǎn)換以支持兩端互信,串并轉(zhuǎn)換部分程序如下。

cnt_write＜=cnt_write+1′b1;

din＜=data_write[15-cnt_write];

//數(shù)據(jù)串并轉(zhuǎn)換輸出。

data_read[15-cnt_read]＜=dout;

cnt_read＜=cnt_read+1′b1;

//讀取數(shù)據(jù)串并轉(zhuǎn)換后存儲(chǔ)。

2.3 驅(qū)動(dòng)模塊仿真驗(yàn)證

為驗(yàn)證以上驅(qū)動(dòng)模塊設(shè)計(jì)的正確性,本文中使用Qutartus開發(fā)環(huán)境對(duì)程序進(jìn)行綜合,并調(diào)用ModelSim進(jìn)行仿真。其中,串行通信時(shí)鐘設(shè)為5MHz,程序時(shí)鐘設(shè)為100MHz。驅(qū)動(dòng)程序主時(shí)序仿真結(jié)果如圖4所示,FIFO功能仿真結(jié)果如圖5所示,端口數(shù)據(jù)預(yù)先設(shè)置效果如圖6所示。

圖4 驅(qū)動(dòng)程序整體仿真圖

圖5 FIFO功能仿真圖

圖6 開發(fā)板端口數(shù)據(jù)預(yù)先建立效果圖

由圖4可見,驅(qū)動(dòng)程序仿真結(jié)果與圖2所示時(shí)序圖相符。當(dāng)有指令準(zhǔn)備通信時(shí),可得到相應(yīng)的片選信號(hào)、通信時(shí)鐘和數(shù)據(jù)串行寫入信號(hào),達(dá)到驅(qū)動(dòng)芯片的目的。由圖5可見,當(dāng)多個(gè)指令在較短時(shí)間間隔到來(lái)時(shí),FIFO可將指令輸出逐個(gè)延時(shí)至上次通信完成。由圖6可見,在通信時(shí)鐘上升沿之前DIN端口數(shù)據(jù)便建立完成,仿真中體現(xiàn)出了良好的效果。

3 功能仿真及實(shí)驗(yàn)驗(yàn)證

3.1 調(diào)制波生成時(shí)序分析

在驅(qū)動(dòng)模塊仿真正確的前提下,通過(guò)調(diào)用上述驅(qū)動(dòng)程序,控制芯片以完成圖1中調(diào)制信號(hào)發(fā)生器功能,來(lái)驗(yàn)證驅(qū)動(dòng)程序設(shè)計(jì)的正確性及優(yōu)化方案的可行性。

芯片實(shí)現(xiàn)調(diào)制信號(hào)發(fā)生器功能時(shí),各端口時(shí)序如圖7所示。

圖7 調(diào)制波發(fā)生功能端口時(shí)序圖

調(diào)制信號(hào)輸出仿真結(jié)果如圖8所示,其中下圖為上圖的放大圖。

由圖8可見,通過(guò)調(diào)用上述驅(qū)動(dòng)程序可成功完成調(diào)制信號(hào)發(fā)生器功能,各端口電位遵循時(shí)序圖變化,滿足時(shí)序要求。

3.2 外圍電路的設(shè)計(jì)與實(shí)現(xiàn)

依據(jù)優(yōu)化方案,設(shè)計(jì)中使用的多功能芯片同時(shí)連接雷達(dá)前端與開發(fā)板,FPGA同時(shí)完成進(jìn)程控制和數(shù)據(jù)處理功能,外圍電路如圖9所示。

圖8 調(diào)制波輸出仿真圖

圖9 芯片外圍電路示意圖

芯片通過(guò)串行接口與FPGA連接,FPGA通過(guò)片選端口控制芯片訪問(wèn),通過(guò)端口OSCIN為芯片提供時(shí)鐘;雷達(dá)前端同向信號(hào)(IF1)與正交信號(hào)(IF2)分別通過(guò)芯片通道一、通道二輸入;AOUT端口輸出三角調(diào)制波經(jīng)整流后連接至雷達(dá)VCO端口;未使用端口通過(guò)電容后接地處理。具體的功能實(shí)現(xiàn)均以可編程控制芯片的形式完成,可見,采用MAX11043作為系統(tǒng)主要處理單元,傳統(tǒng)的汽車防撞雷達(dá)系統(tǒng)電路結(jié)構(gòu)得到了大幅簡(jiǎn)化,實(shí)現(xiàn)了基于可編程集成芯片信號(hào)處理系統(tǒng)的優(yōu)化。

3.3 實(shí)驗(yàn)驗(yàn)證

按照上述優(yōu)化方案,對(duì)外圍電路進(jìn)行設(shè)計(jì),制成PCB板。將驅(qū)動(dòng)程序和調(diào)制信號(hào)發(fā)生器功能程序編譯并下載至FPGA配置器件中,用示波器觀察芯片AOUT端口輸出的三角波,如圖10所示。

由圖可見,調(diào)用的驅(qū)動(dòng)程序可良好地完成MAX11043與FPGA間的通信,輸出的三角波與設(shè)定參數(shù)要求一致,證明了驅(qū)動(dòng)程序的正確性,也進(jìn)一步驗(yàn)證了優(yōu)化方案的可行性?；隍?qū)動(dòng)程序的正確設(shè)計(jì),以三角波調(diào)制信號(hào)輸出的驗(yàn)證為例,證明了優(yōu)化后的中頻信號(hào)處理系統(tǒng)已正常運(yùn)行。

圖10 芯片產(chǎn)生三角波

4 結(jié)論

本文中對(duì)汽車防撞雷達(dá)的中頻信號(hào)處理系統(tǒng)進(jìn)行了功能分析,針對(duì)現(xiàn)有系統(tǒng)體積大、電路結(jié)構(gòu)復(fù)雜、穩(wěn)定性差、抗干擾能力弱、耗電量大的缺陷,提出了一種基于多功能可編程集成芯片MAX11043的優(yōu)化方案。設(shè)計(jì)了FPGA環(huán)境下的芯片驅(qū)動(dòng)模塊且通過(guò)了驅(qū)動(dòng)仿真驗(yàn)證;調(diào)用驅(qū)動(dòng)模塊后,以調(diào)制信號(hào)發(fā)生器的功能設(shè)計(jì)和實(shí)驗(yàn)驗(yàn)證為例,證實(shí)了驅(qū)動(dòng)模塊設(shè)計(jì)的正確性和優(yōu)化方案實(shí)施的可行性。

[1] 汪紅,張杰,張大彪.調(diào)頻連續(xù)波(FMCW)雷達(dá)信號(hào)調(diào)理電路[J].儀表技術(shù)與傳感器,2012(1):105-107.

[2] 戚昊琛,胡智文,張鑒.FMCW雷達(dá)系統(tǒng)的雙模方向判斷模塊研究[J].電子測(cè)量與儀器學(xué)報(bào),2014,28(5):486-492.

[3] 尹小琴,朱喜行,張盼盼.高速公路車輛防追尾碰撞系統(tǒng)的設(shè)計(jì)與控制研究[J].汽車工程,2014,36(9):1080-1084.

[4] BRENNAN P V,HUANG Y,ASH M,et al.Determination of sweep linearity requirements in FMCW radar systems based on simple voltage-controlled oscillator sources[J].IEEE Transactions on Aerospace and Electronic Systems,2011,47(3):1594-1604.

[5] 侯德藻,劉剛,高峰,等.新型汽車主動(dòng)避撞安全距離模型[J].汽車工程,2005,27(2):186-199.

[6] YILMAZ A,JAVED O,SHAH M.Object tracking:A survey[J]. ACM Computing Surveys,2006,38(4).

[7] 仇成群,胡天云.基于超聲波的汽車防撞報(bào)警系統(tǒng)的設(shè)計(jì)[J].制造業(yè)自動(dòng)化,2009,31(4).

[8] 蔣留兵,沈翰寧,林和昀,等.FPGA的車載防撞雷達(dá)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J].火力與指揮控制,2013,38(8):93-96.

[9] Maxim Integrated公司.MAX11043datasheet[EB/OL].http:// www.m aximintegrated.com/en/products/analog/data-converters/ analog-to-digital-converters/MAX11043.html,2010.

An Optimization Scheme for IF Signal Processing System of Automotive Anti-collision Radars

Zhang Jian,Zhou Daokui,Tong Rui&Qi Haochen
School of Electronic Science&Applied Physics,Hefei University of Technology,Hefei 230009

Intermediate frequency(IF)signal processing device is the core of automotive anti-collision radar system.Aiming at the defects of existing IF signal processing scheme,on the basis of analyses on the tuning requirements of IF radar signal and module functions,an optimization scheme for radar system function is proposed, using multi-functional programmable chip MAX11043.Integrated chip drive is designed based on FPGA technique, with the corresponding time sequential simulation chart obtained.Both simulation and experiment are conducted on the functions of modulated signal generator with the designed drive module.The results of simulation and experiment verify the feasibility of the optimization scheme proposed.

anti-collision radars;IF signal processing;MAX11043;FPGA;optimization scheme

10.19562/j.chinasae.qcgc.2017.01.008

*國(guó)家自然科學(xué)基金(61404042)和合肥工業(yè)大學(xué)科學(xué)研究發(fā)展基金(J2014HGXJ0091,J2014HGXJ0082)資助。

原稿收到日期為2015年8月17日。

戚昊琛,博士研究生,E-mail:ammyqi@hfut.edu.cn。