應(yīng)用于高速串行鏈路的噪聲預(yù)測部分響應(yīng)最大似然均衡

張銀行 胡慶生

(東南大學(xué)射頻與光電集成電路研究所, 南京 210096)

應(yīng)用于高速串行鏈路的噪聲預(yù)測部分響應(yīng)最大似然均衡

張銀行 胡慶生

(東南大學(xué)射頻與光電集成電路研究所, 南京 210096)

為了解決25 Gbit/s及以上的高速串行信號在背板信道傳輸中的信號完整性問題,研究了能夠在高速率和低誤碼率(BER)之間取得折中效果的部分響應(yīng)最大似然(PRML)均衡.基于噪聲預(yù)測法,推導(dǎo)出能夠有效降低硬件開銷的噪聲預(yù)測PRML均衡.在具有不同衰減特性的背板信道和不同調(diào)制方式下,采用判決反饋均衡(DFE)、PRML均衡和噪聲預(yù)測PRML均衡3種均衡方式對誤碼率性能和硬件復(fù)雜度進(jìn)行了研究分析.結(jié)果表明,對于25 Gbit/s 的非歸零(NRZ)信號,噪聲預(yù)測PRML均衡的誤碼率性能優(yōu)于DFE和PRML均衡;而對于12.5 Gbit/s 的四電平脈沖振幅調(diào)制(4PAM)信號,PRML均衡的誤碼率性能優(yōu)于DFE均衡;噪聲預(yù)測PRML均衡的硬件復(fù)雜度優(yōu)于PRML均衡,更適合應(yīng)用于高速串行鏈路中.

信號完整性;噪聲預(yù)測;硬件復(fù)雜度;串行鏈路

隨著信息技術(shù)的快速發(fā)展,數(shù)據(jù)在背板的傳輸速度越來越高.高速并行傳輸時,信道間的串?dāng)_和時鐘信號抖動的制約導(dǎo)致并行傳輸無法滿足高速傳輸?shù)囊?抗干擾強(qiáng)、傳輸速率高的串行傳輸逐漸成為高速背板通信的主流,但是由于背板的趨膚效應(yīng)和介質(zhì)損耗,高速串行傳輸時碼間干擾(ISI)比較嚴(yán)重.目前,主要采用均衡技術(shù)和多電平調(diào)制技術(shù)來解決背板高頻衰減導(dǎo)致的碼間干擾問題.常用的均衡技術(shù)包括線性均衡(LE)和非線性均衡.線性均衡結(jié)構(gòu)簡單,既可消除前向ISI,也可消除后向ISI,因而得到了廣泛應(yīng)用,但是對于高速信號或者高損耗信道,其均衡效果較差[1-2].基于非線性均衡技術(shù)的判決反饋均衡(DFE)能夠較好地消除后標(biāo),抗噪性能好,但是不能消除前標(biāo),且存在錯誤傳播問題[3-4].多電平調(diào)制可以有效降低對信道帶寬的要求,例如,當(dāng)4PAM信號與NRZ信號的傳輸速率相同時,前者的比特率為后者的1/2,因而更利于高速信號的傳輸.然而,多電平信號存在噪聲容限下降問題,為了獲得與NRZ信號相同的電壓裕度,4PAM信號需要額外增加9.54 dB的能量[5].

與傳統(tǒng)均衡技術(shù)不同,作為一種折中技術(shù),部分響應(yīng)最大似然(PRML)均衡可以同時獲得較高的電壓裕度和較低的誤碼率.該技術(shù)并非盡可能消除碼間干擾,而是將接收到的信號均衡為已知的部分響應(yīng)信號,并通過最大似然序列檢測(MLSD)技術(shù)恢復(fù)出可能的發(fā)送信息.本文研究了NRZ和4PAM兩種調(diào)制方式下應(yīng)用于高速背板的PRML均衡方案.

1 高速串行鏈路均衡系統(tǒng)

圖1 高速串行鏈路均衡系統(tǒng)

發(fā)送端均衡可以采用預(yù)加重(提高數(shù)據(jù)a(n)的高頻成分)或去加重(衰減數(shù)據(jù)a(n)的低頻成分)方式實(shí)現(xiàn),目的是使均衡后高低頻比例調(diào)整到合理水平.然而,發(fā)送端均衡無法消除由于串?dāng)_和反射引起的碼間干擾.速率較高時,串?dāng)_和反射引起的碼間干擾特別嚴(yán)重,因此需要在發(fā)送和接收端聯(lián)合采用均衡技術(shù).

接收端均衡包括連續(xù)時間線性均衡(CTLE)和DFE.前者通過提高信號的高頻成分來消除信道帶寬受限引起的碼間干擾,對消除前標(biāo)和后標(biāo)均有效;其缺點(diǎn)是會潛在地放大噪聲和串?dāng)_,當(dāng)信號頻率高、信道衰減大時,效果不甚理想.后者屬于非線性均衡,可有效消除后標(biāo),但不能消除前標(biāo),因而往往需要與CTLE配合使用.DFE的錯誤傳播現(xiàn)象也是需要注意的問題[8].如圖2所示,DFE主要由判決器、延時器和加法器組成.輸出信號d(n)為

(1)

式中,N為抽頭個數(shù);bm為抽頭系數(shù),可通過信道的沖激響應(yīng)獲取,也可以通過自適應(yīng)算法獲得.

圖2 DFE結(jié)構(gòu)

信道沖激響應(yīng)如圖3所示.圖中,c-1為前標(biāo);cm(m=1,2,3)為后標(biāo).令式(1)中的抽頭系數(shù)bm=cm(m=1,2,3),即可有效消除后向碼間干擾.由圖可知,理想脈沖信號經(jīng)過信道被拓寬和衰減.

圖3 信道沖激響應(yīng)

2 PRML均衡

2.1 總體結(jié)構(gòu)

(2)

式中,h(l)為PR濾波器的系數(shù),可通過自適應(yīng)DFE獲取.

圖4 PRML均衡

Viterbi譯碼是一種最佳的概率譯碼算法.它采用網(wǎng)格圖的特殊結(jié)構(gòu),隨著譯碼的不斷深入,不斷去除可能性最小的路徑,從而逐漸獲得最佳的可能路徑.NRZ信號中8個狀態(tài)和4PAM信號中4個狀態(tài)的網(wǎng)格圖分別如圖5(a)和(b)所示.由圖可知,n時刻j和k兩個狀態(tài)Sj和Sk的歐式距離為

(a) NRZ信號

(b) 4PAM信號

n時刻狀態(tài)Sj的狀態(tài)度量為

sm(j,n)=min[sm(k,n-1)+

bm(j,k,n),sm(l,n-1)+bm(j,l,n)]

(4)

式(4)實(shí)現(xiàn)了Viterbi譯碼中的加-比-選操作.隨著時間的推移,狀態(tài)度量不斷累積,達(dá)到一定深度后便能進(jìn)行回溯譯碼操作,發(fā)送端最可能發(fā)送的序列即為狀態(tài)度量累計(jì)最小的序列.

與基于逐符號檢測的DFE均衡相比,PRML均衡可以提供額外的均衡增益,且適用于NRZ和4PAM兩種調(diào)制信號.

2.2 噪聲預(yù)測PRML均衡

PRML均衡的性能取決于PR濾波器系數(shù)h(l)的準(zhǔn)確性.通常令h(l)(l=1,2,…,N)等于針對同一信道優(yōu)化的DFE抽頭系數(shù)bm(m=1,2,…,N),因此,理論上只要獲取了優(yōu)化的DFE抽頭系數(shù),就能實(shí)現(xiàn)PR濾波器.為了適應(yīng)實(shí)際背板系統(tǒng)的時變性,常采用自適應(yīng)方式獲取DFE抽頭系數(shù),但會導(dǎo)致硬件復(fù)雜度增加.

(5)

式中,zf(n)為n時刻PR濾波器的輸出;hf(l)為濾波器系數(shù);w(n)為殘留的干擾和噪聲成分.為了精確預(yù)測w(n),本文采用最小均方(LMS)算法.

圖6 噪聲預(yù)測PRML均衡

(6)

式中,pi(i=1,2,…,K)為噪聲預(yù)測濾波器的抽頭系數(shù),可通過自適應(yīng)LMS算法離線獲得,即n+1時刻的pi(n+1)與n時刻的pi(n)有關(guān),可表示為

pi(n+1)=pi(n)-μe(n)w(n-i)

(7)

式中,μ為自適應(yīng)步長,用來調(diào)節(jié)預(yù)測的速度;e(n)為n時刻預(yù)測噪聲的誤差,即

(8)

(9)

由式(9)可推導(dǎo)出如下分支度量表達(dá)式:

(10)

式(10)表明,噪聲預(yù)測PRML均衡的分支度量由PR濾波器的固定系數(shù)hf(l)和噪聲預(yù)測濾波器系數(shù)pi共同確定.當(dāng)部分響應(yīng)系統(tǒng)為PR2且噪聲預(yù)測濾波器抽頭數(shù)為2時,式(10)可表示為bm(j,k,n)=[z(n)-hf(0)a(n)-hf(1)a(n-1)-

p1[z(n-1)-hf(0)a(n-1)-hf(1)a(n-2)]-

p2[z(n-2)-hf(0)a(n-2)-hf(1)a(n-3)]]2

(11)

式中,hf(0)=hf(1).與p1和p2有關(guān)的項(xiàng)為預(yù)測的噪聲,當(dāng)p1和p2均為0時,式(11)退化為未采用噪聲預(yù)測的分支度量表達(dá)式(3).

噪聲預(yù)測濾波器的抽頭數(shù)越多,預(yù)測的噪聲越準(zhǔn)確.圖7給出了抽頭數(shù)為4時的噪聲預(yù)測濾波器及其預(yù)測結(jié)果.由圖可知,預(yù)測噪聲與實(shí)際噪聲非常接近.當(dāng)PR濾波器系數(shù)為N+1項(xiàng),噪聲預(yù)測系數(shù)為K項(xiàng)時,NRZ和4PAM兩種調(diào)制方式下,噪聲預(yù)測PRML均衡的狀態(tài)數(shù)分別為2N+K和4N+K.由于狀態(tài)數(shù)與系數(shù)個數(shù)呈指數(shù)增長關(guān)系,設(shè)計(jì)時應(yīng)在復(fù)雜度和性能之間折中考慮[9-11].

(a) 4階噪聲預(yù)測濾波器

(b) 仿真結(jié)果

3 系統(tǒng)仿真

3.1 仿真平臺

本文建立的仿真平臺如圖8所示,包括偽隨機(jī)序列發(fā)生器、背板信道和均衡模塊3個部分.對于NRZ信號,采用了DFE,PRML和噪聲預(yù)測PRML三種均衡方案.對于4PAM信號,采用了DFE和PRML兩種均衡方案,其中PRML均衡的PR系數(shù)與DFE均衡的抽頭系數(shù)相同.3種均衡方案的均衡效果通過誤碼率(BER)性能來衡量.

圖8 仿真平臺

3.2 仿真信道

圖9為IEEE 802.3ba工作組中4個背板信道的幅頻響應(yīng)曲線[12].頻率f=6.25,12.5 GHz時的插入損耗如表1所示.由表可知,當(dāng)頻率增加時,4個信道的插入損耗均顯著增加.對于信道D,頻率為12.5 GHz時,插入損耗高達(dá)24.882 dB.

圖9 信道幅頻響應(yīng)曲線

dB

3.3 仿真參數(shù)

仿真參數(shù)設(shè)置見表2.由表可知,對于NRZ信號,發(fā)送數(shù)據(jù)為25 Gbit/s的偽隨機(jī)序列PRBS31,DFE的抽頭數(shù)為3,PRML和噪聲預(yù)測PRML的狀態(tài)數(shù)、分支度量數(shù)和回溯深度分別為8,16,48.對于4PAM信號,發(fā)送數(shù)據(jù)為12.5 Gbit/s的偽隨機(jī)序列PRBS31,DFE的抽頭數(shù)為2,PRML的狀態(tài)數(shù)、分支度量數(shù)和回溯深度分別為16,64,80.

表2 仿真參數(shù)設(shè)置

3.4 仿真結(jié)果

在ADS仿真平臺下,NRZ信號和4PAM信號經(jīng)DFE均衡后的眼圖分別如圖10(a)和(b)所示.NRZ調(diào)制下DFE,PRML和噪聲預(yù)測PRML(以下簡稱NPML) 三種均衡方案在4個信道中的誤碼率曲線見圖11.由圖可知,3種均衡方案的誤碼率均隨輸入信噪比的增加而降低.對于信道A,當(dāng)BER=10-6時,與DFE相比,NPML的均衡增益為2 dB;對于高損耗的信道D,在BER=10-3處,NPML的均衡增益為2.5 dB.由此表明,在NRZ調(diào)制下,與DFE和PRML相比,NPML能夠獲得較好的均衡增益,因而更適用于高損耗背板信道中.

(a) NRZ信號

(b) 4PAM信號

(a) 信道A

(b) 信道B

(c) 信道C

(d) 信道D

4PAM調(diào)制下DFE和PRML兩種均衡方案在4個背板信道中的誤碼率曲線見圖12.由圖可知,對于信道A,在BER=10-5處,與DFE相比,PRML的均衡增益為0.7 dB;對于高損耗的信道D,在BER=10-4處,PRML的均衡增益為1.4 dB,說明在4PAM調(diào)制下,PRML的均衡效果優(yōu)于DFE.

綜上可知,無論是NRZ調(diào)制還是4PAM調(diào)制,PRML均衡均顯示出良好的性能,適合應(yīng)用于高速背板信道.

(a) 信道A

(b) 信道B

(c) 信道C

(d) 信道D

4 硬件復(fù)雜度分析

NPML均衡的硬件實(shí)現(xiàn)框圖見圖13,主要包括A/D轉(zhuǎn)換、Viterbi譯碼模塊、LMS噪聲預(yù)測器及控制單元.A/D轉(zhuǎn)換模塊主要量化輸入信號.

圖13 NPML均衡實(shí)現(xiàn)框圖

表3給出了DFE,PRML,NPML三種均衡方案的硬件復(fù)雜度比較.由圖可知,3種方案不需要每個符號都更新抽頭系數(shù),因此系數(shù)更新電路的工作頻率可適當(dāng)降低,即系數(shù)更新電路為低速電路.DFE主體電路和Viterbi譯碼電路均為高速電路,其工作速率都應(yīng)與信號速率一致.與DFE相比,PRML和NPML均以復(fù)雜的最大似然譯碼換取一定的均衡增益.對PRML和NPML兩個方案進(jìn)行進(jìn)一步分析可知,NPML的噪聲預(yù)測濾波器也可以工作在低速率下,其高速部分僅為Viterbi譯碼電路,因此無論在誤碼率性能方面還是在硬件復(fù)雜度方面,NPML均衡更優(yōu).

表3 NRZ調(diào)制下3種均衡方案硬件復(fù)雜度比較

5 結(jié)語

本文研究了應(yīng)用于25 Gbit/s串行鏈路的NPML均衡技術(shù).在NRZ調(diào)制下,給出了DFE,PRML和NPML三種均衡方案的統(tǒng)計(jì)仿真結(jié)果,并對其硬件復(fù)雜度進(jìn)行分析和比較.結(jié)果表明,相對于DFE均衡,NPML均衡能夠獲得更好的均衡增益;與PRML均衡相比,NPML均衡降低了硬件復(fù)雜度.因此,NPML均衡更適合應(yīng)用于高速串行鏈路系統(tǒng)中.基于4PAM的NPML均衡系統(tǒng)正處在進(jìn)一步研究中.

References)

[1]Momtaz A, Green M. An 80 MW 40 Gb/s 7-tap T/2-spaced feed-forward equalizer in 65 nm CMOS [J].IEEEJournalofSolid-StateCircuits, 2010, 45(3): 629-639. DOI:10.1109/jssc.2009.2039268.

[2]Ali T, Rao L, Singh U. A 3.8 mW/Gbps quad-channel 8.5-13 Gbps serial link with a 5-tap DFE and a 4-tap transmit FFE in 28 nm CMOS[C]//2015SymposiumonVLSICircuits. Kyoto, Japanese, 2015: 348-349. DOI:10.1109/vlsic.2015.7231318.

[3]Francese A P, Toifl T, Braendli M, et al. 10.6 continuous-time linear equalization with programmable active-peaking transistor arrays in a 14nm FinFET 2mW/Gb/s 16Gb/s 2-Tap speculative DFE receiver[C]//2015IEEEInternationalSolid-StateCircuits. San Francisco, California, USA, 2015: 1-3. DOI:10.1109/isscc.2015.7062988.

[4]Zhang B, Khanoyan K, Hatamkhani H, et al. A 28 Gb/s multistandard serial link transceiver for backplane applications in 28 nm CMOS[J].IEEEJournalofSolid-StateCircuits, 2015, 50(12): 3089-3100. DOI:10.1109/jssc.2015.2475180.

[5]Alaa R, AL T, Yuan F, et al. Minimum jitter adaptive decision feedback equalizer for 4PAM serial links[C]//IEEEInternationalCircuitsandSystems. Lisbon, Germany, 2015: 2868-2871. DOI:10.1109/iscas.2015.7169285.

[6]Bulzaccheli F J. Equalization for electrical links: Current design techniques and future directions [J].IEEEJournalofSolid-StateCircuits, 2015, 7(4): 23-31. DOI:10.1109/mssc.2015.2475996.

[7]Toifl T, Buchmann P, Beukema T, et al. A 3.5pJ/bit 8-tap-feed-forward 8-tap-decision feedback digital equalizer for 16Gb/s I/Os[C]//EuropeanSolidStateCircuitsConference. Venice, Lido, 2014: 455-458. DOI:10.1109/esscirc.2014.6942120.

[8]Parikh S, Kao T, Hidaka Y, et al. A 32Gb/s wireline receiver with a low-frequency equalizer, CTLE and 2-tap DFE in 28nm CMOS [C]//IEEEInternationalSolid-StateCircuitsConferenceDigestofTechnicalPapers. San Francisco, California, USA, 2013: 28-29.

[9]Eleftheriou E, Ocler S, Hutchins R A. Adaptive noise-predictive maximum likelihood (NPML) data detection for magnetic tape storage systems[J].IBMJournalofResearchandDevelopment, 2010, 54(2): 7-1-7-10. DOI:10.1147/jrd.2010.2041034.

[10]Olcer S, Hutchins R A. NPML detection employing IIR noise-predictive with applications to magnetic tape storage[C]//2011IEEEGlobalTelecommunicationsConference. Houston, Texas, USA, 2011: 1-6. DOI:10.1109/glocom.2011.6133811.

[11]Arslan S S, Lee J, Goker T. Error event corrections using list-NPML decoding and error detection codes[J].IEEETransactionsonMagnetics, 2013, 49(7): 3775-3778. DOI:10.1109/tmag.2013.2249658.

[12]Megha S. Strada whisper measured backplane channel [EB/OL]. (2011-05-12)[2015-08-01]. http://www.ieee802. org/3/100GCU/public/channel.html.

[13]Veigel T, Alpert T, Lang F, et al. A Viterbi equalizer chip for 40 Gb/s optical communication links[C]//EuropeanMicrowaveIntegratedCircuitsConference. Nuremberg, Germany, 2013: 49-52.

Noise prediction partial response maximum likelihood equalization for high speed serial link

Zhang Yinhang Hu Qingsheng

(Institute of RF- & OE-ICs, Southeast University, Nanjing 210096, China)

To solve the problem of signal integrity of high speed serial signal transmission in the backplane channels at or above 25 Gbit/s, the partial response maximum likelihood (PRML) equalization scheme,which can achieve a tradeoff between the high speed and the low bit error rate (BER), is studied. The noise prediction PRML equalization, which can effectively reduce the hardware cost, is derived based on the noise prediction method. The BER performance and the hardware complexity are analyzed by the decision feedback equalization (DFE), the PRML equalization and the noise prediction PRML equalization, respectively, in the backplane channels with different attenuation characteristics and on the different modulation modes. The results show that for the 25 Gbit/s non return zero (NRZ) signal, the BER performance of the noise prediction PRML equalization is better than those of the DFE and the PRML equalization. For the 12.5 Gbit/s 4 level pulse amplitude modulation (4PAM) signal, the PRML equalization can obtain better BER performance than the DFE. The hardware complexity of the noise prediction PRML equalization is better than that of the PRML equalization, making it more suitable for high speed serial link.

signal integrity; noise prediction; hardware complexity; serial link

第47卷第1期2017年1月 東南大學(xué)學(xué)報(自然科學(xué)版)JOURNALOFSOUTHEASTUNIVERSITY(NaturalScienceEdition) Vol．47No．1Jan．2017DOI：10．3969/j．issn．1001-0505．2017．01．002

2016-05-27. 作者簡介: 張銀行(1982—), 男, 博士生; 胡慶生(聯(lián)系人), 女, 博士, 教授, 博士生導(dǎo)師, qshu@seu.edu.cn.

國家自然科學(xué)基金資助項(xiàng)目(61471119).

張銀行,胡慶生.應(yīng)用于高速串行鏈路的噪聲預(yù)測部分響應(yīng)最大似然均衡[J].東南大學(xué)學(xué)報(自然科學(xué)版),2017,47(1):6-11.

10.3969/j.issn.1001-0505.2017.01.002.

TN919

A

1001-0505(2017)01-0006-06