一種新型GaAs基無(wú)漏結(jié)隧穿場(chǎng)效應(yīng)晶體管

駱東旭,李尊朝,關(guān)云鶴,張也非,孟慶之

(1.西安交通大學(xué)軟件學(xué)院, 710049, 西安;2.西安交通大學(xué)電子與信息工程學(xué)院, 710049, 西安)

?

一種新型GaAs基無(wú)漏結(jié)隧穿場(chǎng)效應(yīng)晶體管

駱東旭1,李尊朝2,關(guān)云鶴2,張也非2,孟慶之2

(1.西安交通大學(xué)軟件學(xué)院, 710049, 西安;2.西安交通大學(xué)電子與信息工程學(xué)院, 710049, 西安)

針對(duì)隧穿場(chǎng)效應(yīng)晶體管開(kāi)態(tài)電流較低的問(wèn)題,提出了一種新型GaAs基無(wú)漏結(jié)隧穿場(chǎng)效應(yīng)晶體管結(jié)構(gòu),并對(duì)其性能進(jìn)行了研究。在該結(jié)構(gòu)中,溝道和漏區(qū)采用具有相同摻雜濃度的N型InGaAs材料,實(shí)現(xiàn)溝道/漏區(qū)無(wú)結(jié)化,簡(jiǎn)化了制造工藝;同時(shí)為了提高開(kāi)態(tài)隧穿電流,源區(qū)采用不同于溝道的P型GaAsSb材料,實(shí)現(xiàn)異質(zhì)源區(qū)/溝道結(jié)構(gòu)。該結(jié)構(gòu)能有效增大關(guān)態(tài)隧穿勢(shì)壘寬度,降低泄漏電流,同時(shí)增加開(kāi)態(tài)帶帶隧穿概率,提升開(kāi)態(tài)電流,從而獲得低亞閾值斜率和高開(kāi)關(guān)比。仿真結(jié)果表明,在0.4 V工作電壓下,該新型GaAs基無(wú)漏結(jié)隧穿場(chǎng)效應(yīng)晶體管的開(kāi)態(tài)電流為3.66 mA,關(guān)態(tài)電流為4.35×10-13A,開(kāi)關(guān)電流比高達(dá)1010,平均亞閾值斜率為27 mV/dec,漏致勢(shì)壘降低效應(yīng)值為126。

隧穿;場(chǎng)效應(yīng)晶體管;平均亞閾值斜率;隧穿勢(shì)壘

隨著集成電路特征尺寸的繼續(xù)減小,目前廣泛應(yīng)用的金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)將面臨更加嚴(yán)峻的挑戰(zhàn),如短溝效應(yīng)加劇、泄漏電流增大、開(kāi)關(guān)電流比降低等[1]。隧穿場(chǎng)效應(yīng)晶體管(TFET)具有較好的亞閾值特性和較小的泄漏電流,是有效解決以上問(wèn)題的一種新型器件。

不同于MOSFET的漂移擴(kuò)散工作機(jī)制,TFET基于量子力學(xué)的帶帶隧穿機(jī)制,載流子從源區(qū)隧穿到溝道,形成隧穿電流。通過(guò)柵壓控制隧穿勢(shì)壘的高度和寬度來(lái)調(diào)控電流,因而不受載流子熱分布的影響,具有低亞閾值斜率、高開(kāi)關(guān)比和低功耗的特點(diǎn)。在過(guò)去幾年中,針對(duì)隧穿場(chǎng)效應(yīng)晶體管的電學(xué)特性,國(guó)內(nèi)外學(xué)者做了詳細(xì)的研究。2005年,Nirschl等人對(duì)TFET的縮放特性進(jìn)行了研究,證明了TFET在65 nm時(shí)仍具有良好的電學(xué)特性[2];2007年,Choi等人運(yùn)用實(shí)驗(yàn)的方法,驗(yàn)證了SOI結(jié)構(gòu)TFET的亞閾值斜率可達(dá)到53 mV/dec[3];2013年,Ghosh等人提出了無(wú)結(jié)隧穿場(chǎng)效應(yīng)晶體管的概念,并運(yùn)用仿真軟件證明無(wú)結(jié)TFET可改善開(kāi)態(tài)電流和亞閾值斜率,提高器件的開(kāi)關(guān)電流比[4]。無(wú)結(jié)TFET在源區(qū)、溝道和漏區(qū)均采用相同材料和相同摻雜濃度,通過(guò)溝道上的控制柵和源區(qū)上的輔助柵來(lái)調(diào)節(jié)溝道和源區(qū)的能帶。由于無(wú)結(jié)TFET不需要陡峭的摻雜濃度梯度,因此更有利于器件小型化時(shí)突變結(jié)的制造。但與此同時(shí),源區(qū)上輔助柵的加入增大了器件的制造難度。2014年,Asthana等人提出了Ⅲ-Ⅴ族異質(zhì)無(wú)結(jié)隧穿場(chǎng)效應(yīng)晶體管[5],與無(wú)結(jié)TFET相比,為了提升開(kāi)態(tài)電流,該異質(zhì)無(wú)結(jié)TFET在源區(qū)和溝道采用不同的Ⅲ-Ⅴ族半導(dǎo)體材料。這是因?yàn)棰?Ⅴ族半導(dǎo)體材料具有禁帶寬度窄和載流子隧穿質(zhì)量小的特點(diǎn),同時(shí)源區(qū)和溝道采用異質(zhì)結(jié)可形成交錯(cuò)或斷裂能帶結(jié)構(gòu),能夠有效減小隧穿勢(shì)壘寬度,有利于提高載流子隧穿概率,進(jìn)而提高器件開(kāi)態(tài)電流[6-10]。仿真結(jié)果表明,Ⅲ-Ⅴ族異質(zhì)無(wú)結(jié)TFET適用于超高速低功耗的應(yīng)用場(chǎng)合。雖然源區(qū)和溝道使用不同的材料,但由于摻雜類(lèi)型均為N型,源區(qū)能帶仍需要輔助柵來(lái)調(diào)節(jié),因此增大了器件的制造難度。

通過(guò)對(duì)以上研究的回顧發(fā)現(xiàn),目前TFET的主要研究熱點(diǎn)是提升開(kāi)態(tài)電流和器件小型化,因此,本文提出一種新型GaAs基無(wú)漏結(jié)隧穿場(chǎng)效應(yīng)晶體管。為了提升開(kāi)態(tài)電流,該結(jié)構(gòu)源區(qū)采用P型摻雜的GaAsSb材料,溝道和漏區(qū)采用N型摻雜的InGaAs材料。這是因?yàn)棰?Ⅴ族半導(dǎo)體材料InxGayAs和GaAsxSby具有較寬的帶隙調(diào)節(jié)范圍,通過(guò)調(diào)節(jié)各自的合金成分,使組成的異質(zhì)(源/溝道)結(jié)可形成各種能帶對(duì)齊結(jié)構(gòu),有利于提高隧穿器件開(kāi)態(tài)電流[11-13]。同時(shí),由于源區(qū)采用P型摻雜,因此源區(qū)能帶不需要借助輔助柵調(diào)節(jié),簡(jiǎn)化了器件結(jié)構(gòu),有利于器件小型化。通過(guò)數(shù)值仿真方法研究了本文器件的轉(zhuǎn)移、輸出、亞閾和短溝道等特性,并與常規(guī)P-I-N TFET性能進(jìn)行對(duì)比,以驗(yàn)證其性能的優(yōu)越性。

1 傳統(tǒng)P-I-N TFET

隨著越來(lái)越多新結(jié)構(gòu)的出現(xiàn),TFET的性能得到了進(jìn)一步的提升。這些新結(jié)構(gòu)都是在傳統(tǒng)P-I-N TFET的基礎(chǔ)上進(jìn)行結(jié)構(gòu)和參數(shù)優(yōu)化而得到的。傳統(tǒng)P-I-N TFET的結(jié)構(gòu)如圖1所示,其源區(qū)為P型摻雜,溝道為I型摻雜,漏區(qū)為N型摻雜,溝道采用雙柵控制。

圖1 傳統(tǒng)P-I-N TFET結(jié)構(gòu)

傳統(tǒng)P-I-N TFET的工作原理是電子通過(guò)帶帶隧穿的方式從源區(qū)價(jià)帶隧穿到溝道導(dǎo)帶。帶帶隧穿原理如圖2a所示,在不加?xùn)艍旱那闆r下,由于源區(qū)和溝道界面處存在較大的勢(shì)壘寬度,只有極少的電子能從源區(qū)價(jià)帶隧穿到溝道導(dǎo)帶,因此漏電流極低;當(dāng)柵壓增大時(shí)的原理如圖2b所示,源區(qū)和溝道界面處勢(shì)壘寬度變窄,少量電子從源區(qū)價(jià)帶隧穿到溝道導(dǎo)帶,使得溝道導(dǎo)帶自由電子變多;當(dāng)柵壓繼續(xù)增大時(shí)的原理如圖2c所示,越來(lái)越多的電子能隧穿到溝道導(dǎo)帶,同時(shí)在漏電壓VD的作用下形成正向漏電流。

圖2 帶帶隧穿原理圖

2 GaAs基無(wú)漏結(jié)TFET

LG:柵極長(zhǎng)度;LD:漏區(qū)長(zhǎng)度;Ls:源區(qū)長(zhǎng)度;Tox:絕緣層厚度;Tch:溝道厚度圖3 GaAs基無(wú)漏結(jié)TFET結(jié)構(gòu)

新型GaAs基無(wú)漏結(jié)TFET(以下簡(jiǎn)稱(chēng)無(wú)漏結(jié)TFET)結(jié)構(gòu)如圖3所示,溝道和漏區(qū)采用N型InGaAs,通過(guò)選擇柵材料的功函數(shù)調(diào)節(jié)溝道能帶,實(shí)現(xiàn)溝道/漏區(qū)無(wú)結(jié)化,簡(jiǎn)化制造工藝;源區(qū)采用P型GaAsSb,實(shí)現(xiàn)異質(zhì)源區(qū)/溝道結(jié)構(gòu),提高開(kāi)態(tài)電流。

利用二維數(shù)值仿真軟件Sentaurus TCAD對(duì)器件性能進(jìn)行仿真研究。仿真中使用的主要參數(shù):LG=20 nm,LD=LS=10 nm,絕緣層HfO2的厚度Tox=2 nm,P型源區(qū)采用GaAs0.35Sb0.65材料,源區(qū)摻雜碳原子濃度為5×1019cm-3,N型溝道和漏區(qū)采用In0.7Ga0.3As材料,摻雜硅原子濃度為1×1018cm-3,柵極材料為Au。

仿真中,加入了帶帶隧穿模型(band-to-band tunneling model);考慮到各網(wǎng)格隧穿電流取決于橫截面的能帶結(jié)構(gòu)而不是電場(chǎng),加入了非局部模型(nonlocal model);考慮到器件溝道重?fù)诫s,加入了禁帶寬度變窄模型(bandgap narrowing model);考慮到實(shí)際器件存在缺陷或陷阱,加入了Shockley-Read-Hall模型;加入Schenk’s陷阱輔助隧穿模型(Schenk’s trap-assisted tunneling model)以反映電子通過(guò)陷阱輔助隧穿機(jī)制;加入量子限制模型(quanturm confinement)以反映由于重?fù)诫s和薄氧化層厚度所造成的表面陷阱效應(yīng)和量子限制效應(yīng)[14-17]。

為了反映新結(jié)構(gòu)器件的性能提升,將其與傳統(tǒng)P-I-N TFET進(jìn)行性能對(duì)比。其中,P-I-N TFET的材料為GaAs0.35Sb0.65,P型漏區(qū)摻雜碳原子濃度為5×1019cm-3,N型漏區(qū)摻雜硅原子濃度為1×1018cm-3,弱P型溝道摻雜碳原子濃度為1×1017cm-3。

3 仿真結(jié)果分析

圖4 2種TFET的轉(zhuǎn)移特性曲線(xiàn)對(duì)比

常溫下無(wú)漏結(jié)TFET在漏壓為0.4 V時(shí)的轉(zhuǎn)移特性曲線(xiàn)如圖4所示。從圖4可以看出,無(wú)漏結(jié)TFET的開(kāi)態(tài)電流Ion為3.66×10-3A,關(guān)態(tài)電流Ioff為4.35×10-13A,開(kāi)關(guān)電流比Ion/Ioff為1010;P-I-N TFET的開(kāi)態(tài)電流Ion為9.49×10-4A,關(guān)態(tài)電流Ioff為1.21×10-9A,開(kāi)關(guān)電流比Ion/Ioff為105?？梢?jiàn),無(wú)漏結(jié)TFET比 P-I-N TFET具有更高的開(kāi)態(tài)電流、更低的關(guān)態(tài)電流和更高的開(kāi)關(guān)比,因此無(wú)漏結(jié)TFET更適用于低壓低功耗領(lǐng)域。

常溫下無(wú)漏結(jié)TFET在柵壓為1.0 V時(shí)的輸出特性曲線(xiàn)如圖5所示?？梢钥闯?在相同柵壓及漏壓下,無(wú)漏結(jié)TFET的開(kāi)態(tài)電流是傳統(tǒng)P-I-N TFET的5倍多。

圖5 2種TFET的輸出特性曲線(xiàn)對(duì)比

為了解釋無(wú)漏結(jié)TFET性能提升的原因,圖6給出了兩種器件關(guān)態(tài)和開(kāi)態(tài)時(shí)的能帶結(jié)構(gòu)圖。

由于無(wú)漏結(jié)TFET的溝道和漏區(qū)同為N+摻雜,需要通過(guò)柵極的功函數(shù)來(lái)調(diào)節(jié)溝道的能帶。本結(jié)構(gòu)所使用的柵極材料是功函數(shù)為5.1 eV的Au。從圖6a可以看到,柵極材料在幾納米的范圍內(nèi)將溝道的能帶提升到恰當(dāng)?shù)奈恢檬蛊骷P(guān)斷,而P-I-N TFET并不能通過(guò)摻雜獲得如此陡峭的摻雜濃度梯度。在關(guān)閉狀態(tài)時(shí),無(wú)漏結(jié)TFET比P-I-N TFET具有更大的隧穿勢(shì)壘寬度,源區(qū)價(jià)帶的電子由于較寬的隧穿勢(shì)壘寬度,不易通過(guò)帶帶隧穿機(jī)制隧穿到溝道的導(dǎo)帶,所以關(guān)態(tài)電流比較小。

當(dāng)器件處于開(kāi)啟狀態(tài)時(shí),帶帶隧穿主要發(fā)生在源區(qū)和溝道交界處。由于無(wú)漏結(jié)TFET的源區(qū)和溝道分別是GaAs0.35Sb0.65和In0.7Ga0.3As材料,因此形成交錯(cuò)能帶[18-19]。從圖6b可以看出,無(wú)漏結(jié)TFET源區(qū)和溝道間能帶比P-I-N TFET更加陡峭,因而具有較小的隧穿勢(shì)壘寬度,增大了帶帶隧穿概率,形成更大的開(kāi)態(tài)電流。

(a)關(guān)閉狀態(tài)能帶結(jié)構(gòu)

(b)開(kāi)啟狀態(tài)能帶結(jié)構(gòu)圖6 2種TFET的能帶結(jié)構(gòu)對(duì)比圖

圖7 不同漏壓下的轉(zhuǎn)移特性曲線(xiàn)

無(wú)漏結(jié)TFET在不同漏壓下的轉(zhuǎn)移特性如圖7所示。可以看到,隨著柵壓的升高,開(kāi)態(tài)電流增大。這是因?yàn)樯叩臇艍簩?dǎo)致隧穿勢(shì)壘寬度減小,增大了帶帶隧穿概率,使更多的電子從源區(qū)價(jià)帶隧穿到溝道導(dǎo)帶,增大了開(kāi)態(tài)電流。當(dāng)漏壓為0.4 V時(shí),無(wú)漏結(jié)TFET表現(xiàn)出優(yōu)良的傳輸特性,Ion=3.66×10-3A,Ioff=4.35×10-13A,Ion/Ioff=1010。

TFET的亞閾性能可用平均亞閾斜率(ASS)描述

(1)

式中:Vt代表閾值電壓;It代表閾值電壓處電流;Vref代表參考點(diǎn)電壓;Iref為參考點(diǎn)處的電流。

考慮圖7漏壓VD為0.4 V時(shí)的轉(zhuǎn)移特性曲線(xiàn),將電流開(kāi)始突然增大時(shí)的柵壓0.16 V作為參考點(diǎn)電壓,參考電流Iref=3.1×10-13A,將電流達(dá)到1×10-5A時(shí)的柵壓0.36 V取做閾值電壓Vt。由式(1)計(jì)算達(dá)到的SASS為27 mV/dec。采用同樣的方法可以得到P-I-N TFET的SASS為63 mV/dec?？梢?jiàn),新結(jié)構(gòu)器件能有效降低平均亞閾值斜率,具有較高的開(kāi)關(guān)轉(zhuǎn)換速度。

漏致勢(shì)壘降低效應(yīng)(DIBL)可由以下公式計(jì)算[20]

(2)

式中:Vt|VD=0.4 V表示當(dāng)VD=0.4 V時(shí)的閾值電壓;Vt|VD=0.05 V表示當(dāng)VD=0.05 V時(shí)的閾值電壓。從圖5可以計(jì)算出無(wú)漏結(jié)TFET的EDIBL為126。采用同樣的方法可以得到P-I-N TFET的EDIBL為194?？梢?jiàn),無(wú)漏結(jié)TFET能有效抑制漏致勢(shì)壘降低效應(yīng)。

圖8為無(wú)漏結(jié)TFET在不同漏壓下的跨導(dǎo)Gm隨柵壓的變化曲線(xiàn)。Gm反映了柵壓對(duì)漏電流的控制作用,Gm越大,增益越大。從圖8中可以看出,隨著柵壓的增大,跨導(dǎo)先增大后減小。這是由于隨著柵壓增大,隧穿勢(shì)壘寬度減小,從源區(qū)價(jià)帶隧穿到溝道導(dǎo)帶的電子數(shù)增加;當(dāng)柵壓繼續(xù)增大時(shí),隧穿勢(shì)壘寬度減小速度變緩,并最終達(dá)到一恒定值,漏電流趨于飽和,因此跨導(dǎo)降低。

圖8 不同漏壓下跨導(dǎo)隨柵壓的變化曲線(xiàn)

圖9 不同漏壓下輸出特性曲線(xiàn)

圖9為無(wú)漏結(jié)TFET在不同柵壓下的輸出特性曲線(xiàn)。從圖9中可以看出,隨著漏壓增加,漏電流逐漸增加,并最終趨于飽和。在飽和區(qū),輸出特性曲線(xiàn)比較平直,表明該結(jié)構(gòu)具有較弱的溝道長(zhǎng)度調(diào)制效應(yīng)。漏電流在飽和前表現(xiàn)出非線(xiàn)性,這是由非線(xiàn)性的隧穿機(jī)制所造成。

4 結(jié) 論

本文設(shè)計(jì)了一個(gè)溝道長(zhǎng)度為20 nm的新型GaAs基無(wú)漏結(jié)隧穿場(chǎng)效應(yīng)晶體管,根據(jù)仿真結(jié)果詳細(xì)地分析了其電學(xué)性能。在本文設(shè)計(jì)的GaAs基無(wú)漏結(jié)TFET結(jié)構(gòu)中,溝道和漏區(qū)采用N型InGaAs材料,源區(qū)采用P型GaAsSb材料,實(shí)現(xiàn)了溝道/漏區(qū)無(wú)結(jié)化和異質(zhì)源區(qū)/溝道結(jié)構(gòu)。該結(jié)構(gòu)不僅能有效增大關(guān)態(tài)隧穿勢(shì)壘寬度,減小泄漏電流,而且能提升開(kāi)態(tài)帶帶隧穿概率,增大開(kāi)態(tài)電流,從而獲得低亞閾值斜率和高開(kāi)關(guān)電流比。仿真結(jié)果表明,本文設(shè)計(jì)的新型GaAs基無(wú)漏結(jié)隧穿場(chǎng)效應(yīng)晶體管的開(kāi)關(guān)電流比高達(dá)1010,平均亞閾值斜率為27 mV/dec。

[1] 韓方忠. 隧穿場(chǎng)效應(yīng)晶體管的模擬研究 [D]. 上海: 復(fù)旦大學(xué), 2012.

[2] NIRSCHL T, SCHAPER U, EINFELD J, et al. Impact of mask alignment on the tunneling field effect transistor (TFET) [C]∥Proceedings of the 2005 International Conference on Microelectronic Test Structures. Piscataway, NJ, USA: IEEE, 2005: 43-46.

[3] CHOI W, LEE J, PARK B. Integration process of impact-ionization metal-oxide-semiconductor devices with tunneling field-effect-transistors and metal-oxide-semiconductor field-effect transistors [J]. Japanese Journal of Applied Physics, 2007, 46(1): 122-124.

[4] GHOSH B, AKRAM M W. Junctionless tunnel field effect transistor [J]. IEEE Electron Device Letters, 2013, 34(5): 584-586.

[5] ASTHANA P K, GHOSH B, GOSWAMI Y, et al. High speed and low power ultradeep submicrometer Ⅲ-Ⅴ heterojunctionless tunnel field-effect transistor [J]. IEEE Transactions on Electron Devices, 2014, 61(2): 479-486.

[6] BARDON M G, NEVES H P. Pseudo two dimensional model for double-gate tunnel FETs considering the junctions depletion regions [J]. IEEE Transactions on Electron Devices, 2010, 57(4): 827-834.

[7] 郭維廉. 共振隧穿二極管的物理模型 [J]. 微納電子技術(shù), 2006(4): 167-171. GUO Weilian. Physical model of resonant tunneling diode [J]. Micro-Nano-Electronic Technology, 2006(4): 167-171.

[8] MOHATA D, MAYER T, DATTA S, et al. Temperature dependent characteristics of a vertical tunnel FET [J]. IEEE Electron Device Letters, 2010, 31(6): 564-566.

[9] MIMURA T, ODANI K. GaAs microwave MOSFETs [J]. IEEE Transactions on Electron Devices, 1978, 25(6): 573-579.

[10]HINKLE C L, SONNET A M, VOGEL E M, et al. GaAs interfacial self-cleaning by atomic layer deposition [J]. Applied Physics Letters, 2008, 92(7): 071901.

[11]ZHU Y, HUDAIT M K. Low-power tunnel field effect transistors using mixed As and Sb based heterostructures [J]. Nanotechnology Reviews, 2013, 2(6): 637-678.

[12]BIMBERG D, KIRSTAEDTER N, USTIONV V M, et al. InGaAs-GaAs quantum-dot lasers [J]. IEEE Journal of Selected Topics in Quantum Electronics, 1997, 3(2): 196-205.

[13]徐會(huì)芳. 新型納米器件的研究與建模 [D]. 合肥: 安徽大學(xué), 2015.

[14]PAUSSA A, PALESTRI P, GEROMEL M, et al. Simulation of the performance of graphene FETs with a semiclassical model, including band-to-band tunneling [J]. IEEE Transactions on Electron Devices, 2014, 61(5): 1567-1574.

[15]SYNOPSYS Corporation. Sentaurus device user guide [EB/OL]. (2010-10-13)[2015-04-23]. http: ∥www. docin.com/p-351831400.html.

[16]SCHENK A. A model for the field and temperature dependence of Shockley-Read-Hall lifetimes in silicon [J]. Solid-State Electronics, 1992, 35(11): 1585-1596.

[17]HANSCH W, KIRCHNER R, VOGLSANG T, et al. Carrier transport near the Si/SiO2interface of a MOSFET [J]. Solid-State Electronics, 1989, 32(10): 839-849.

[18]KUMAR M J, SIVA M. The ground plane in buried oxide for controlling short-channel effects in nanoscale SOI MOSFETs [J]. IEEE Transactions on Electron Devices, 2008, 55(6): 1554-1557.

[19]MOHATA D K. Demonstration of MOSFET-like on-current performance in arsenide/antimonide tunnel FETs with staggered hetero-junctions for 300 mV logic applications [C]∥ Proceedings of IEEE International

Electron Devices Meeting. Piscataway, NJ, USA: IEEE, 2011: 33-37.

[20]BRESSON N, CRISTO S, LWAI H, et al. Integration of buried insulators with high thermal conductivity in SOI MOSFETs: thermal properties and short channel effects [J]. Solid-State Electronics, 2005, 49(9): 1522-1528.

(編輯 劉楊)

A Novel GaAs-Based Tunnel Field-Effect Transistor Without Drain Junction

LUO Dongxu1,LI Zunchao2,GUAN Yunhe2,ZHANG Yefei2,MENG Qingzhi2

(1. School of Software Engineering, Xi’an Jiaotong University, Xi’an 710049, China;2. School of Electronic and Information Engineering, Xi’an Jiaotong University, Xi’an 710049, China)

A novel GaAs-based tunnel field-effect transistor without drain junction is proposed to improve the on-state current and its performance is investigated. The transistor uses N-type InGaAs with the same doping concentration in the channel and drain to form junctionless channel/drain and to simplify the manufacture process, while P-type GaAsSb is used in the source to produce hetero junction source/channel and to increase the on-state current. The widened tunnel barrier in the off-state decreases the leakage current, and the promoted band-to-band tunneling probability in the on-state increases the driving current, so that both the low subthreshold slope and the high ratio between on-state current and off-state current are obtained. Numerical simulations show that the novel device achieves an on-state current of 3.66×10-3A, and an off-state current of 4.35×10-13A under 0.4 V voltage, and the ratio between on-state current and off-state current is 1010, and that an average subthreshold slope of 27 mV/dec and a DIBL of 126 are obtained.

band to band tunnel; tunnel field-effect transistor; average subthreshold slope; tunnel barrier

2015-09-06。

駱東旭(1990—),男,碩士生;李尊朝(通信作者),男,教授,博士生導(dǎo)師。 基金項(xiàng)目:國(guó)家自然科學(xué)基金資助項(xiàng)目(611760380)。

時(shí)間:2015-11-27

10.7652/xjtuxb201602012

TN386.6

A

0253-987X(2016)02-0068-05

網(wǎng)絡(luò)出版地址:http:∥www.cnki.net/kcms/detail/61.1069.T.20151127.2115.004.html