某彈載設(shè)備數(shù)字電路的故障自動(dòng)檢測(cè)系統(tǒng)設(shè)計(jì)

陳　云， 劉新妹，郭棟梁

(中北大學(xué) 電子測(cè)試技術(shù)國家重點(diǎn)實(shí)驗(yàn)室，山西 太原　030051)

?

某彈載設(shè)備數(shù)字電路的故障自動(dòng)檢測(cè)系統(tǒng)設(shè)計(jì)

陳云， 劉新妹，郭棟梁

(中北大學(xué) 電子測(cè)試技術(shù)國家重點(diǎn)實(shí)驗(yàn)室，山西 太原030051)

針對(duì)某彈載設(shè)備數(shù)字電路因高度集成化導(dǎo)致電路故障難以檢測(cè)的現(xiàn)狀，設(shè)計(jì)了集分立元件檢測(cè)技術(shù)和模塊化功能檢測(cè)技術(shù)于一體的多功能數(shù)字電路故障自動(dòng)檢測(cè)系統(tǒng)，給出了測(cè)試原理圖和激勵(lì)信號(hào)的程序設(shè)計(jì)，并制定了電路故障自動(dòng)檢測(cè)流程，設(shè)計(jì)了上位機(jī)軟件。試驗(yàn)結(jié)果表明：系統(tǒng)對(duì)分立元件檢測(cè)和模塊功能檢測(cè)均具有高精度和高準(zhǔn)確性特點(diǎn)，從而實(shí)現(xiàn)故障部分的快速定位，降低電路的維護(hù)成本，并且保證了彈載設(shè)備的可靠性。

數(shù)字電路；故障檢測(cè)；FPGA；激勵(lì)信號(hào)

現(xiàn)今數(shù)字電路集成化程度大幅提升，電路的規(guī)模呈幾何增大，功能日趨復(fù)雜。在彈載參數(shù)測(cè)試設(shè)備中，數(shù)字電路向模塊化、體積小和性能更加完善的趨勢(shì)發(fā)展[1-2]。為滿足武器測(cè)試設(shè)備的高可靠性和易于維護(hù)性的要求，研究測(cè)試設(shè)備數(shù)字電路故障的自動(dòng)檢測(cè)技術(shù)愈發(fā)重要。傳統(tǒng)的測(cè)試工具如萬用表、邏輯分析儀等存在測(cè)試工作量大、效率低的問題。采用針床夾具的在線測(cè)試技術(shù)可實(shí)現(xiàn)對(duì)電路內(nèi)每個(gè)節(jié)點(diǎn)的單獨(dú)測(cè)試[3]，該方法測(cè)試激勵(lì)簡(jiǎn)單，故障定位準(zhǔn)確，但其存在某些封裝的探測(cè)節(jié)點(diǎn)無法獲取且不能實(shí)現(xiàn)整個(gè)電路板的功能測(cè)試。此外，市場(chǎng)推出的電路板故障檢測(cè)儀可在無電路圖、不需要聯(lián)機(jī)情況下實(shí)現(xiàn)器件級(jí)的檢測(cè)，但故障檢測(cè)儀成本昂貴，且測(cè)試指標(biāo)性能尚需提高[4]，如德律ICT測(cè)試儀動(dòng)態(tài)檢測(cè)速率為1～100 kHz、存儲(chǔ)深度僅為1 Mbit。針對(duì)當(dāng)前測(cè)試方法各自存在不足，并為了滿足某彈載設(shè)備數(shù)字電路檢測(cè)要求，設(shè)計(jì)了一個(gè)集靜態(tài)檢測(cè)技術(shù)(分立元件檢測(cè))和動(dòng)態(tài)檢測(cè)技術(shù)(模塊功能檢測(cè))于一體的多功能故障自動(dòng)檢測(cè)系統(tǒng)，從而提高彈載設(shè)備電路的故障檢測(cè)效率，并有效降低檢測(cè)成本。

1　系統(tǒng)概述

1.1系統(tǒng)工作原理

系統(tǒng)以FPGA芯片作為整體控制核心，以Flash芯片作為每個(gè)測(cè)試通道的數(shù)據(jù)存儲(chǔ)器，系統(tǒng)共有8個(gè)測(cè)試通道CH1～CH8，存儲(chǔ)深度為16 MBytes，每個(gè)測(cè)試通道實(shí)現(xiàn)不同的參數(shù)測(cè)試(如CH2對(duì)應(yīng)電阻測(cè)試，CH3對(duì)應(yīng)電容測(cè)試)，并且存儲(chǔ)深度和測(cè)試通道數(shù)量均支持?jǐn)U展。此外，系統(tǒng)整體結(jié)構(gòu)主要由4部分組成：測(cè)試激勵(lì)生成、緩存及發(fā)送模塊；響應(yīng)信號(hào)接收、緩存模塊；USB傳輸模塊；上位機(jī)模塊。系統(tǒng)上電后，首先進(jìn)行功能選擇：分立元件檢測(cè)或模塊功能檢測(cè)。分立元件檢測(cè)時(shí)需選擇相應(yīng)的測(cè)試通道，并對(duì)各元件或測(cè)試點(diǎn)進(jìn)行測(cè)試，各通道功能是由獨(dú)立的測(cè)試集成電路來實(shí)現(xiàn)；模塊功能檢測(cè)需要系統(tǒng)提供激勵(lì)信號(hào)，由FPGA硬件編程產(chǎn)生，并將激勵(lì)信號(hào)加載到待檢測(cè)電路板的測(cè)試節(jié)點(diǎn)上。然后系統(tǒng)開始進(jìn)行檢測(cè)，等待被檢測(cè)電路返回響應(yīng)信號(hào)，經(jīng)接收模塊將響應(yīng)信號(hào)存儲(chǔ)到緩存模塊中。最后通過USB接口電路，將測(cè)試結(jié)果(響應(yīng)信號(hào))傳輸給上位機(jī)。當(dāng)進(jìn)行分立元件檢測(cè)時(shí)，對(duì)所有測(cè)試數(shù)據(jù)求均值，可得該元件測(cè)試結(jié)果；對(duì)模塊功能檢測(cè)時(shí)，通過測(cè)試激勵(lì)信號(hào)和響應(yīng)信號(hào)對(duì)比與分析，可判斷該模塊是否存在故障。系統(tǒng)總體結(jié)構(gòu)框圖如圖1所示。

1.2硬件模塊設(shè)計(jì)

1)選用FPGA芯片作為系統(tǒng)控制核心，同時(shí)通過自定義程序設(shè)計(jì)可以為待測(cè)電路板提供測(cè)試激勵(lì)信號(hào)(0101…數(shù)字序列)。其工作頻率高達(dá)50 MHz，且FPGA的I/O接口數(shù)量豐富，可滿足系統(tǒng)多通道測(cè)試要求。

2)測(cè)試激勵(lì)信號(hào)的發(fā)送與響應(yīng)信號(hào)的緩存均采用NAND Flash進(jìn)行緩存。NAND Flash具有大容量、掉電非易失性等優(yōu)點(diǎn)。系統(tǒng)選取型號(hào)為K9F1G08X0C的Flash芯片，存儲(chǔ)容量高達(dá)1 Gbit，可確保系統(tǒng)8個(gè)測(cè)試通道的大容量數(shù)據(jù)的存儲(chǔ)[5]。

3)USB接口采用內(nèi)部集成USB協(xié)議的FT245芯片。該芯片采用8位并行傳輸模式，內(nèi)部包含2個(gè)FIFO用于通信時(shí)數(shù)據(jù)流的緩沖，數(shù)據(jù)傳輸速率可達(dá)1 Mbit/s。芯片在工作前只需安裝VCP或者D2XX驅(qū)動(dòng)程序即可，簡(jiǎn)便了系統(tǒng)的開發(fā)工作。

4)電平轉(zhuǎn)換電路由比例放大電路和電壓跟隨器構(gòu)成。在分立元件檢測(cè)時(shí)，該電路可將激勵(lì)信號(hào)轉(zhuǎn)換為交流小信號(hào)，用作輸入信號(hào)；此外，系統(tǒng)選用的AD芯片輸入電壓動(dòng)態(tài)范圍為±2.048 V，需要在輸入端之前連接比例放大電路，保證輸入信號(hào)滿足要求，電壓跟隨器用于提高模塊的驅(qū)動(dòng)能力。

5)系統(tǒng)的激勵(lì)信號(hào)和響應(yīng)信號(hào)均經(jīng)電平轉(zhuǎn)換電路后被AD采集轉(zhuǎn)化為數(shù)字量存儲(chǔ)于Flash中。AD芯片選用AD7356，其精度為12位，最高采樣率可達(dá)5 Mb/s，雙通道采集，A通道用于采集激勵(lì)信號(hào)，B通道用于采集響應(yīng)信號(hào)，AD轉(zhuǎn)換器被系統(tǒng)的8個(gè)測(cè)試通道分時(shí)復(fù)用。

2　故障自動(dòng)檢測(cè)技術(shù)

2.1分立元件檢測(cè)

2.1.1電阻檢測(cè)

電阻檢測(cè)是基于T型網(wǎng)絡(luò)同相比例放大電路為基礎(chǔ)，其原理圖如圖2所示。

圖2中Rx為待測(cè)電阻，R3和R2、R4共同構(gòu)成T型電阻網(wǎng)絡(luò)。Uin為輸入信號(hào)，用作測(cè)試激勵(lì)；Uout為輸出信號(hào)，用作響應(yīng)信號(hào)。由疊加定理可得比例放大電路輸出：

(1)

由式(1)可算出Rx值。此外，當(dāng)Rx阻值為MΩ級(jí)別以上時(shí)，T型網(wǎng)絡(luò)電阻通過調(diào)整R3和R2、R4的比值，可以更靈活更寬范圍地實(shí)現(xiàn)T型網(wǎng)絡(luò)等效電阻與Rx相匹配。

2.1.2電容檢測(cè)

電容檢測(cè)以理想運(yùn)放的積分電路和微分電路互逆過程為基礎(chǔ)，其原理圖如圖3所示。

(2)

由式(2)可知，基準(zhǔn)電容Ci應(yīng)選取高精度電容，通過調(diào)節(jié)R5和R1的比值，可以方便測(cè)得待測(cè)電容Cx的值。

2.2模塊功能檢測(cè)

模塊功能檢測(cè)工作原理是首先通過模塊測(cè)試節(jié)點(diǎn)向待檢測(cè)模塊輸入激勵(lì)信號(hào)，待測(cè)電路處于工作狀態(tài)，然后接收待測(cè)電路板反饋回來的響應(yīng)信號(hào)，從而驗(yàn)證該模塊功能是否正常。模塊功能檢測(cè)技術(shù)關(guān)鍵在于加載給待測(cè)電路板一個(gè)有效的測(cè)試激勵(lì)信號(hào)，測(cè)試系統(tǒng)提供了正弦波、方波和鋸齒波3種常見的激勵(lì)信號(hào)，用戶也可根據(jù)需要自定義，從而實(shí)現(xiàn)模塊功能檢測(cè)的高故障覆蓋率和定位率。

模塊功能檢測(cè)電路板故障流程如下：采用模塊功能檢測(cè)技術(shù)對(duì)電路板各個(gè)模塊進(jìn)行功能測(cè)試，排除功能正常模塊，鎖定故障模塊；采用基于分立元件測(cè)試技術(shù)進(jìn)行故障的精準(zhǔn)定位；將故障元件更換，測(cè)試該模塊功能是否恢復(fù)正常，成立則故障檢測(cè)完畢；反之，繼續(xù)檢測(cè)該模塊其他元件，直至故障

得以排除。其工作流程如圖4所示。

3　系統(tǒng)軟件設(shè)計(jì)

3.1激勵(lì)信號(hào)產(chǎn)生

測(cè)試激勵(lì)信號(hào)由0101…數(shù)字序列組成，形成測(cè)試激勵(lì)波形，該測(cè)試激勵(lì)通過對(duì)FPGA進(jìn)行編程，可實(shí)現(xiàn)測(cè)試激勵(lì)波形的自定義。此外，還可以通過位擴(kuò)展方法(如8個(gè)并行IO口結(jié)合)，再經(jīng)DA轉(zhuǎn)換，可實(shí)現(xiàn)模擬激勵(lì)信號(hào)的產(chǎn)生。軟件編程產(chǎn)生的矩形波激勵(lì)信號(hào)和鋸齒波激勵(lì)信號(hào)如圖5所示。Rectan_sig為矩形波激勵(lì)信號(hào)，矩形波信號(hào)在其周期內(nèi)的隨機(jī)序列性相對(duì)于有規(guī)律的方波信號(hào)檢測(cè)故障效果更佳，Saw_sig為鋸齒波信號(hào)。

3.2上位機(jī)軟件設(shè)計(jì)

上位機(jī)軟件主要包含測(cè)試類別、相關(guān)參數(shù)選擇、測(cè)試結(jié)果及波形顯示，并且將測(cè)試結(jié)果數(shù)據(jù)(響應(yīng)信號(hào))保存在用戶指定路徑中，可隨時(shí)進(jìn)行波形回放及數(shù)據(jù)分析。

靜態(tài)檢測(cè)可對(duì)分立元件電阻、電容測(cè)試及交直流、電壓測(cè)試；動(dòng)態(tài)檢測(cè)通過選擇不同激勵(lì)信號(hào)來驗(yàn)證各模塊功能是否正常，實(shí)現(xiàn)故障模塊的定位[6]。系統(tǒng)上位機(jī)軟件如圖6所示。

4　試驗(yàn)結(jié)果及分析

4.1分立元件測(cè)試結(jié)果

分立元件的測(cè)試結(jié)果如圖7所示。圖中被測(cè)電阻的標(biāo)稱值為10 kΩ，被測(cè)電容的標(biāo)稱值為100 nF。可知，分立元件測(cè)試結(jié)果準(zhǔn)確，滿足分立元件故障檢測(cè)要求。

4.2某模塊功能測(cè)試結(jié)果

對(duì)某模塊進(jìn)行功能測(cè)試如圖8所示。

選取的激勵(lì)信號(hào)為10 kHz方波信號(hào)，該模塊功能是實(shí)現(xiàn)周期信號(hào)倍頻和相位同步。響應(yīng)信號(hào)的頻率為20 kHz的方波信號(hào)，與激勵(lì)信號(hào)對(duì)比，頻率增大一倍，且無明顯相位偏移。由測(cè)試結(jié)果可知，該模塊功能正常，無故障。圖9為檢測(cè)系統(tǒng)電路局部實(shí)物圖，圖10為系統(tǒng)現(xiàn)場(chǎng)測(cè)試圖。

5　結(jié)束語

筆者介紹了某彈載設(shè)備數(shù)字電路故障自動(dòng)檢測(cè)系統(tǒng)的設(shè)計(jì)方案，該方案的核心控制電路及測(cè)試信號(hào)的收發(fā)數(shù)據(jù)存儲(chǔ)電路采用FPGA和Flash聯(lián)合處理，并設(shè)計(jì)USB接口與上位機(jī)通信。系統(tǒng)不僅可以對(duì)待測(cè)電路板上分立元器件如電阻、電容等靜態(tài)參數(shù)測(cè)試，而且還能將電路按照功能劃分，進(jìn)行模塊化功能檢測(cè)，增大電路板故障檢測(cè)的覆蓋率。兩種測(cè)試技術(shù)相結(jié)合，不僅提高了故障的檢測(cè)效率，同時(shí)保證了故障檢測(cè)精確度。下階段擬將該系統(tǒng)應(yīng)用在通用數(shù)字電路板的故障檢測(cè)中。

References)

[1]鳳寶利,劉琴,席海軍,等.小體積膛壓測(cè)試儀及其校準(zhǔn)方法[J].計(jì)量與測(cè)試技術(shù),2013,40(7):33-35.

FENG Baoli, LIU Qin, XI Haijun, et al. Small volume chamber pressure gauge and its calibration methods[J]. Metrology & Measurement Technique, 2013,40(7):33-35.(in Chinese)

[2]孫正席.放入式電子測(cè)壓器的校準(zhǔn)技術(shù)及不確定度研究[D].太原：中北大學(xué),2013.

SUN Zhengxi. Research on calibration technology of internal electronic piezo gauge and uncertainty[D]. Taiyuan:The North University of China,2013. (in Chinese)

[3]太祿東,余越.在線測(cè)試技術(shù)在電子裝備維修中的應(yīng)用[J].黑龍江科技信息,2014(28):140-142.

TAI Ludong, YU Yue. Application on electronic equipment maintenance based on detection technology[J]. Heilongjiang Science and Technology Information, 2014(28):140-142. (in Chinese)

[4]周博.數(shù)字電路板測(cè)試系統(tǒng)硬件設(shè)計(jì)[D].南京:南京航空航天大學(xué),2012.

ZHOU Bo. Hardware design and implementation of digital circuit board testing system[D]. Nanjing:Nanjing University and Astronautics，2012.(in Chinese)

[5]王菊,王和明.基于LabVIEW和FPGA的數(shù)字電路板比對(duì)測(cè)試系統(tǒng)設(shè)計(jì)[J].火炮發(fā)射與控制學(xué)報(bào),2014,35(2):45-49.

WANG Ju, WANG Heming. Comparison and test system design of digital circuit board based on LabVIEW and FPGA[J]. Journal of Gun Launch & Control,2014,35(2):45-49. (in Chinese)

[6]邊晶晶,尤文斌,祖靜,等.一種彈載記錄儀的實(shí)時(shí)加密方法[J].電子器件,2014,37(2):355-357.

BIAN Jingjing, YOU Wenbin, ZU Jing, et al. A real-time encryption method for missile-borne data recorder[J]. Chinese Journal of Electron Devices,2014,37(2):355-357. (in Chinese)

Design of an Automatic Fault Detection System for Digital Circuit of Certain Missile-borne Equipment

CHEN Yun, LIU Xinmei, GUO Dongliang

(National Key Laboratory for Electronic Measurement Technology, North University of China, Taiyuan030051, Shanxi, China)

Aimed at overcoming the difficulty in fault detection of the digital circuit of missile-borne equipment due to its high level of integration, an automatic multi-functional fault detection system is designed through integrating the detection technology of discrete components and that of modular function, with the test schematic presented and the program of excitation signal designed. What’s more, the process of automatic fault detection was formulated and the PC software designed. Tests show that the detection system develops the features of high precision and accuracy in terms of the testing of discrete components and modular function to such an extent that the fault can be located promptly, which in turn reduces the maintenance cost of the circuit and ensures the reliability of the missile-borne equipment.

digital circuit; fault detection; FPGA; excitation signal

2015-08-06

山西省研究生優(yōu)秀創(chuàng)新項(xiàng)目(No.20143080)

陳云(1990—)，女，碩士研究生，主要從事動(dòng)態(tài)測(cè)試及運(yùn)動(dòng)控制技術(shù)研究。E-mail：1258006919@qq.com

TN492

A

1673-6524(2016)01-0083-04