多處理器片上系統(tǒng)中一種結(jié)合二階導數(shù)的溫度預(yù)測模型

魏　琳,周　磊,吳　寧,楊　睛

(1.揚州大學信息工程學院,江蘇揚州 225000;2.南京航空航天大學電子信息工程學院,江蘇南京 210016)

?

多處理器片上系統(tǒng)中一種結(jié)合二階導數(shù)的溫度預(yù)測模型

魏琳1,周磊1,吳寧2,楊睛1

(1.揚州大學信息工程學院,江蘇揚州 225000;2.南京航空航天大學電子信息工程學院,江蘇南京 210016)

區(qū)域溫度預(yù)測是多處理器片上系統(tǒng)(MultiProcessor System-on-Chips,MPSoCs)高效散熱的基礎(chǔ).本文以RC 熱傳導(Thermal Resistance and Capacitance,Thermal RC)模型為基礎(chǔ),結(jié)合二階導數(shù)提出了一種溫度預(yù)測模型.該模型不僅可以在較低的運算復雜度下準確預(yù)測溫度,而且能在固定的預(yù)測誤差率范圍內(nèi)拓寬預(yù)測時間長度,進而減少模型在實際運行中被調(diào)用的次數(shù),降低額外功耗.實驗結(jié)果表明,相比現(xiàn)有的一次導數(shù)預(yù)測模型,在相同可接受誤差率范圍內(nèi),該模型能將預(yù)測時長拓寬至對比模型的1.6倍.同時,當預(yù)測時長拓展至2.5s時,該模型的預(yù)測準確率比對比模型高3.84%.

多處理器片上系統(tǒng)(MPSoCs);RC熱傳導模型;溫度預(yù)測模型

1　引言

隨著集成電路技術(shù)的發(fā)展,傳統(tǒng)全局互連方式(總線互連)已無法適應(yīng)當前多處理器片上系統(tǒng)(MPSoCs)的通信需求.因此,結(jié)合片上網(wǎng)絡(luò)(NoC)結(jié)構(gòu)設(shè)計的新興MPSoCs隨之涌現(xiàn),該設(shè)計可以提供更大的互連帶寬,更低的網(wǎng)絡(luò)能耗和更高的晶體管密度以實現(xiàn)更高的性能[1～3].然而,較大的晶體管密度及不斷提高的處理器工作頻率使芯片內(nèi)功耗加大,導致MPSoCs中處理器過熱[4～6].高溫不僅使系統(tǒng)中的互連延遲、功耗、冷卻成本和封裝成本增加,而且會影響電路的可靠性[7,8].因此,建立高效精確的溫度模型以解決散熱問題是必要的.

相比于實時溫度感知,溫度預(yù)測可以提前為溫度管理機制[9,10]提供溫度信息以便做出相應(yīng)的降溫決策.因此,溫度預(yù)測是溫度管理機制實現(xiàn)高效散熱優(yōu)化的基礎(chǔ).目前,主要通過如下兩類方法來預(yù)測溫度,一類是軟件方法[11～13].如文獻[11]中Coskun A K等人利用自回歸移動平均預(yù)測建模和查找溫度表的方法提出了一種預(yù)測方案.文獻[13]中Xiaorui Wang等人提出了一種線上預(yù)估模型以保證預(yù)測準確性和系統(tǒng)的穩(wěn)定性.但這類方法計算復雜度較高,這無疑消耗了大量的時間和功耗,容易形成新的熱區(qū).另一類方法以簡化熱傳導模型(Compact Thermal Model,CTM)[6]為基礎(chǔ)實現(xiàn)溫度預(yù)測[14～17].相比于軟件方法,這種方法具有較低的分析復雜度.如文獻[14]中Inchoon Yeo等人結(jié)合基于應(yīng)用的溫度模型(Application-Based Thermal Model,ABTM)和基于處理器核的溫度模型(Core-Based Thermal Model,CBTM)兩種模型提出了一種多核系統(tǒng)中的預(yù)測模型.然而,兩個模型之間的比例系數(shù)需要根據(jù)工作的負載調(diào)整,考慮到系統(tǒng)負載的不穩(wěn)定性,該模型在復雜的實際情況下很難快速地預(yù)測溫度.文獻[17]中Kun-Chih Chen等人提出了一種基于RC熱傳導模型的低運算復雜度的溫度預(yù)測模型.然而,其中所利用的一階導數(shù)由于忽略了溫度變化的速度即溫度變化過程中的非線性特點,所以在可接受的誤差率范圍內(nèi)它能預(yù)測的時間寬度較窄.同樣,在較大的預(yù)測時間間隔內(nèi),該模型預(yù)測的準確性也會急劇降低.

為解決以上問題,本文從拓寬預(yù)測時長的角度出發(fā),結(jié)合二階導數(shù)提出了一種基于RC熱傳導模型的溫度預(yù)測模型,該預(yù)測模型可以拓寬預(yù)測時間寬度以減少運行中模塊被調(diào)用的次數(shù),繼而減少額外功耗.以文獻[17]中提出的溫度預(yù)測模型為基礎(chǔ),利用二階導數(shù)在此基礎(chǔ)上進行了改進,從而達到延長預(yù)測時長的目的.

2　溫度預(yù)測模型

2.1RC熱傳導模型

集成電路內(nèi)部的熱量是由功耗產(chǎn)生的.傅里葉導熱定律指出,物體冷卻的速率與物體和環(huán)境之間的溫度差成正比[18].結(jié)合傅里葉定律和熱力學第一定律可以得到單位時間內(nèi)的溫度變化的公式如下

(1)

其中T(t)和P(t)分別是時間t時的溫度和處理器節(jié)點的功率.R和C是所在區(qū)域的熱阻和熱容.其中R與所處材料層的厚度,材料的熱導率,傳熱系數(shù)以及散熱橫截面積參數(shù)相關(guān);C與所處材料層的厚度,材料的比熱,材料密度以及散熱橫截面積參數(shù)有關(guān)[6].等式(1)是一個經(jīng)典的線性微分等式,因此,T(t)和P(t)之間的關(guān)系可以改寫得到如下等式

(2)

為了簡化公式,假設(shè)在一段時間內(nèi)處理器核以平均功率運行,即P(t)為常數(shù)Pc.其中T0為t0時刻的溫度,T0=T(t0),即對處理器進行預(yù)測的初始溫度,是運行期間的一種極限狀態(tài).將等式(2)積分得到如下等式

(3)

其中b=1/(RC),即一個與具體應(yīng)用無關(guān),只與硬件材料結(jié)構(gòu)和平面布局有關(guān)的物理常數(shù).本文基于實驗的工作平臺HotSpot 5.0[19]根據(jù)處理器核在平面布局中的具體位置對b分別選取了不同取值.

由式(3)可以看出,溫度隨時間增加是呈指數(shù)變化上升的,即是非線性的.文獻[17]采用一階導數(shù)來推導溫度預(yù)測模型,忽略了溫度的非線性特性,預(yù)測值與實際值之間的誤差率會隨著時間的增加而逐漸增大.相比于一階導數(shù),二階導數(shù)可以考慮到溫度非線性的特點,在原有線性變化的基礎(chǔ)上作出調(diào)整.因此,采用二階導數(shù)推導的模型更符合實際溫度的變化.

2.2結(jié)合二階導數(shù)的溫度預(yù)測模型

采用二階導數(shù)來推導預(yù)測溫度T(t)和時間t之間的關(guān)系式,首先要得到式(3)的一階導數(shù),它可以表示為

(4)

對一階導數(shù)式(4)再進行求導得到的二階導數(shù),可以表示為

(5)

求得的二階導數(shù)反映了當前時間點t相對于上一個時間點(t-Δt)之間的溫度變化的速率.因此,時間點(t+Δt)與相應(yīng)的上個時間點t之間的溫度變化的速率可以用時間點(t+Δt)上的二階導數(shù)表示

(6)

因此,溫度在時間點(t+Δt)上的變化值可以結(jié)合時間點t的變化值與(t+Δt)的溫度變化的速率表示為

(7)

按此類推,時間點(t+kΔt)上的溫度變化值可以表示為

(8)

其中k是一個常數(shù),代表預(yù)測的最小時間間隔數(shù).然后,將所有時間點上的溫度變量累計起來得到總的預(yù)測溫度變化量,即當前時間和預(yù)測時間之間的溫度變化量,它可以表示為

(9)

將它全部展開為

ΔT(kΔt)=(k·e-bΔt·Δt+(k-1)·e-2bΔt·Δt+…+

(10)

預(yù)測時間點(t+kΔt)的溫度可以計算如下所示

(11)

具體分析的時間/溫度曲線圖如圖1所示.雖然式(11)比較復雜,但是當常數(shù)k確定后計算復雜度仍然保持為O(1).由式(11)可見,要得到最終的預(yù)測溫度T(t+kΔt),除了預(yù)測溫度變量ΔT(kΔt),當前溫度T(t)也是一個重要的參數(shù).在簡化熱傳導模型(CTM)中,根據(jù)溫度與熱阻、功耗之間的關(guān)系,T(t)可以由如下等式求得[20]:

(12)其中TAmb是一個固定的環(huán)境溫度,值得注意的是此處的環(huán)境溫度并不是室溫,而是在芯片封裝中的溫度,在散熱設(shè)計中一般設(shè)置其為45℃[19].A為垂直于熱流方向的橫截面積,即有效散熱面積.在混合集成系統(tǒng)中,橫向相鄰節(jié)點之間的水平散熱截面積要遠小于垂直方向的散熱面積,從而,大部分的熱消散主要集中在垂直方向上.文獻[21]證明90%的熱量是從芯片層(Si層)向散熱器層傳播的,即按垂直方向散熱,具體集成結(jié)構(gòu)如圖2所示.因此,此處的A設(shè)為垂直方向上的散熱面積,即各個區(qū)域的表面積.R是該區(qū)域的熱阻,包括芯片層熱阻,界面材料熱阻,散熱片熱阻和散熱器熱阻以及對流熱阻.內(nèi)熱阻Rin與所處層材料的熱導率K和該層的厚度L以及相應(yīng)的散熱面積A有關(guān),即R’=L/K·A.因此,

(13)

其中,P為在相應(yīng)條件下給定的功率.TDie,Tsink分別為芯片溫度和散熱器溫度,本實驗中其均可以從HotSpot軟件中得到.對流熱阻用如下等式計算

Rconv=1/(h·A)=(Tsink-TAmb)/P

(14)

其中,h為傳熱系數(shù).因此,R=Rin+Rconv.Pprocessor是當前節(jié)點的處理器功耗,由節(jié)點中處理器本身的結(jié)構(gòu)和所執(zhí)行的任務(wù)決定,因此Pprocessor可由節(jié)點本身所包含的功耗監(jiān)控組件獲得.Prouter表示該節(jié)點路由器功耗,由通信功耗和路由單元結(jié)構(gòu)功耗兩部分構(gòu)成.其中,通信功耗主要由鏈路數(shù)據(jù)傳輸產(chǎn)生,結(jié)構(gòu)功耗主要由數(shù)據(jù)傳輸時路由單元內(nèi)部的交叉開關(guān)、仲裁機構(gòu)以及緩存產(chǎn)生.兩者都與經(jīng)過路由單元的流量v相關(guān),因此Prouter可以表示為:

(15)

T(t+kΔt)=T(t)+ΔT(kΔt)

(16)

3　實驗結(jié)果

3.1實驗環(huán)境

在實驗中,為了證實本文預(yù)測模型的有效性,本文采用一臺PC機作為實驗設(shè)備,其CPU配置為Inter Core 2 Duo CPU,主頻為2.00GHz,內(nèi)存為1.99GB.并將HotSpot 5.0 軟件作為實驗的仿真平臺,HotSpot是利用材料電、熱之間的二元性來模擬得到處理器的溫度[19],其預(yù)測溫度更接近實際的溫度.文獻[6]中證實Hotspot軟件測得的溫度值與實際溫度傳感器測量得到的溫度值誤差在0.2℃以內(nèi).因此可以默認由HotSpot 得到的溫度為實際溫度.為了簡化比較仿真結(jié)果和預(yù)測結(jié)果,整個平面被劃分為16塊(4×4 2-D Mesh),其中所有模塊的材料參數(shù)和功率值都相等.HotSpot中設(shè)置的各材料層的參數(shù)如表1所示[19].

表1　各層材料參數(shù)

在HotSpot平臺中可直接設(shè)置每個區(qū)域塊的總功耗,即P=Pprocessor+Prouter.區(qū)域中各條邊上的熱阻可以認為是相鄰區(qū)域的總熱阻R[6].由于各個區(qū)域相處的平面位置不同,每個區(qū)域中各條邊的接觸環(huán)境也不相同,即各條邊的熱阻不同,從而區(qū)域的總熱阻R不同.由于本實驗中平面布局的對稱性,所有區(qū)域塊可以分為三個對稱的區(qū)域組,如圖3所示.因此,針對不同的區(qū)域位置共有3個不同的參數(shù)b值,本實驗在三個對稱區(qū)域組中分別選取一個區(qū)域塊來進行實驗對比,這其中包括L2,L2-left和Bpred0,其參數(shù)b分別為0.21,0.18 和0.25.各區(qū)域參數(shù)b的值可直接由HotSpot 5.0軟件中的計算模型根據(jù)實驗中劃分的平面布局和設(shè)置的各層材料參數(shù)得出[19].為了對比模型性能,本文重構(gòu)了由一階導數(shù)推得的溫度預(yù)測模型以做比較.3.2實驗結(jié)果

3.2.1預(yù)測窗口長度

為了得到兩種模型的預(yù)測窗口,統(tǒng)一設(shè)置預(yù)測最小時間間隔為0.1s,并將時間寬度放寬至3s.分別在四種不同的功率條件下(45W,55W,60W,75W)比較兩種模型的溫度預(yù)測曲線與實際溫度曲線之間的偏差,得到的預(yù)測結(jié)果如圖4所示.用預(yù)測值與實際值之間的誤差率來評定偏離度大小,并將閾值設(shè)置為0.6%(約0.7℃),從而得到兩種預(yù)測方法在不同功率條件下的預(yù)測窗口,如表2、表3所示.注意,只要有一個區(qū)域塊的誤差率超過0.6%這一組數(shù)據(jù)都無效.將兩種模型的四個預(yù)測窗口求平均最終得到,由一次導數(shù)推得的模型的預(yù)測窗口為[0s～1s],本模型的預(yù)測窗口為[0s～2.6s].顯然,在相同的誤差率限制條件下,本模型具有較長的預(yù)測窗口長度.

表2　誤差率閾值為0.6%時一次導模型的預(yù)測時間窗口寬度

表3　誤差率閾值為0.6%時本模型的預(yù)測時間窗口寬度

3.2.2預(yù)測準確度

為了驗證本模型預(yù)測的準確性,實驗中選取兩個預(yù)測時長,分別為1.5s和2.5s,在這兩種條件下比較不同區(qū)域塊上兩種模型的誤差率以此衡量預(yù)測的準確度.從圖5可以看出,一次導數(shù)推得的模型的誤差率普遍高于本模型的誤差率,當預(yù)測時長為1.5s時,兩者的誤差率最大相差2.08%.當預(yù)測時長拓展至2.5s時,一次導數(shù)模型的誤差率與本模型對應(yīng)的誤差率相比最大超過3.84%,與1.5s時長下的誤差率相比上升了84.6%.可見,在較長的預(yù)測時長下,本模型比一次導數(shù)推得的模型具有更高的預(yù)測準確度.

4　結(jié)論

在本文中,從拓寬預(yù)測時間長度這個角度出發(fā),結(jié)合二階導數(shù)提出了一種基于RC熱傳導模型的溫度預(yù)測模型.實驗結(jié)果表明,相比于一階導數(shù)得到的模型,本模型可以將預(yù)測時間長度從1s拓寬至2.6s.當預(yù)測時間較長時,本模型具有更好的預(yù)測準確性.因此,在可接受的預(yù)測誤差范圍內(nèi),本模型的預(yù)測時間更長,性能更優(yōu).在進一步的工作中,我們將采用基于多播傳輸?shù)臏囟刃畔⒐蚕聿呗詫崿F(xiàn)全局溫度信息的高效傳遞.

[1]Jabbar M H,M′zah A,Hammami O,et al.Exploration of 2D EDA tool impact on the 3D MPSoC architectures performance[A].Masahiro Fujita.Proceedings of the Fifth Asia Symposium on Quality Electronic Design (ASQED)[C].Penang,Malaysia:IEEE,2013.249-255.

[2]Hammami O,Hamwi K.MHYNESYS II:multi-stage hybrid network on chip synthesis for next generation 3D IC manycore[A].Chang Wen Chen.IEEE International Symposium on Circuits and Systems (ISCAS)[C].Beijing:IEEE,2013.325-328.

[3]虞瀟,李麗,張宇昂,等.一種面向功耗免死鎖三維全動態(tài)3D NoC路由算法[J].電子學報,2013,41(2):329-334.

YU Xiao,LI Li,ZHANG Yu-ang,et al.A power-aware sead lock avoid three-dimensional full-adaptive routing algorithm for 3D NoC[J].Acta Electronica Sinica,2013,41(2):329-334.(in Chinese)

[4]Hamedani P K,Hessabi S,Sarbazi-Azad H,et al.Exploration oftemperature constraints for thermal aware mapping of 3D networks on chip[A].Rainer Stotzka.Proceedings of the 20th International Euromicro International Conference on Parallel,Distributed and Network-Based Processing (PDP 2012)[C].Garching,Germany:IEEE Computer Society,2012.499-506.

[5]Rahmani A M,Vaddina K R,Latif K,et al.Design and management of high-performance,reliable and thermal-aware 3D networks-on-chip[J].IET Circuits,Devices & Systems,2012,6(5):308-321.

[6]Wei Huang,Ghosh S,Velusamy S,et al.HotSpot:a compact thermal modeling methodology for early-stage VLSI design[J].IEEE Transactions on Very Large Scale Integration (VLSI) Systems,2006,14(5):501-513.

[7]Addo-Quaye C.Thermal-aware mapping and placement for 3-D NoC designs[A].Dong Ha.IEEE International SOC Conference[C].Herdon,Virginia,USA:IEEE,2005.25-28.

[8]閆佳琪,駱祖瑩,唐亮,等.考慮溫度對漏電流功耗影響的MPSoC結(jié)構(gòu)級熱分析方法[J].計算機輔助設(shè)計與圖形學學報,2013,25(11):1767-1774.

Yan Jia-qi,Luo Zu-yin,Tang Liang,et al.High accurate architecture-leve thermal analysis methods for MPSoCs considering leakage power dependence on temperature[J].Journal of Computer-Aided Design & Computer Graphics,2013,25(11):1767-1774.(in Chinese)

[9]Bartolini A,Cacciari M,Tilli A,et al.Thermal and energy management of high-performance multicores:distributed and self-calibrating model-predictive controller[J].IEEE Transactions on Parallel and Distributed Systems,2013,24(1):170-183.

[10]Shuang Xie,Wai Tung Ng.Delay-line temperature sensors and VLSI thermal management demonstrated on a 60nm FPGA[A].Piotr Dudek.IEEE International Symposium on Circuits and Systems (ISCAS)[C].Melbourne VIC,Australia:IEEE,2014.2571-2574.

[11]Coskun A K,Rosing T S,Gross K C.Utilizing predictors for efficient thermal management in multiprocessor SoCs[J].IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems,2009,28(10):1503-1516.

[12]Zanini F,Atienza D,De Micheli G.A control theory approach for thermal balancing of MPSoC[A].Kazutoshi Wakabayashi.Proceedings of the 14th Asia and South Pacific Design Automation Conference[C].Yokohama,Japan:IEEE,2009.37-42.

[13]Xiaorui Wang,Kai Ma,Yefu Wang.Adaptive power control with online model estimation for chip multiprocessors[J].IEEE Transactions on Parallel and Distributed Systems,2011,22(10):1681-1696.

[14]Inchoon Yeo,Chih Chun Liu,Eun Jung Kim.Predictive dynamic thermal management for multicore systems[A].Limor Fix.Proceedings of the 45th Design Automation Conference[C].Anaheim,California,USA:ACM,2008.734-739.

[15]Bartolini A,Cacciari M,Tilli A,et al.A distributed and self-calibrating model-predictive controller for energy and thermal management of high-performance multicores[A].Kathy Preas.Proceedings of Design,Automation & Test in Europe Conference & Exhibition (DATE)[C].Grenoble,France:EDAA,2011.1-6.

[16]Dacheng Juan,Huapeng Zhou,Marculescu D,et al.A learning-based autoregressive model for fast transient thermal analysis of chip-multiprocessors[A].Kazutoshi Wakabayashi.Proceedings of the 17th Asia and South Pacific Design Automation Conference[C].Sydney,Australia:IEEE,2012.597-602.

[17]Kun-Chih Chen,Shu-Yen Lin,An-Yeu Wu.Design of thermal management unit with vertical throttling scheme for proactive thermal-aware 3D NoC systems[A].Ilderem V.Proceedings of the International Symposium on VLSI Design,Automation,and Test (VLSI-DAT)[C].Hsinchu:IEEE,2013.1-4.

[18]Shengquan Wang,Bettati R.Reactive speed control in temperature-constrained real-time systems[A].Stephanie Kawada.Proceedings of the 18th Euromicro Conference on Real-Time Systems[C].Dresden,Germany:IEEE Computer Society,2006.161-170.

[19]Skadron K,Stan M R,Wei Huang,et al.Temperature-aware microarchitecture[A].Bob Werner.Proceedings of the 30th Annual International Symposium on Computer Architecture[C].San Diego,California,USA:IEEE Computer Society,2003.2-13.

[20]Sungjun Im,Banerjee K.Full chip thermal analysis of planar (2-D) and vertically integrated (3-D) high performance ICs[A].Mark Law.2000 International Electron Devices Meeting[C].San Francisco,California,USA:IEEE,2000.727-730.

[21]Wei Huang,Allen-Ware M,Carter J B,et al.Temperature-aware architecture:lessons and opportunities[J].IEEE Micro,2011,31(3):82-86.

魏琳女,1990年10月出生于江蘇省靖江市.2013年獲得揚州大學廣陵學院學士學位.現(xiàn)為揚州大學信息工程學院碩士研究生.主要研究方向為電子系統(tǒng)集成和專用集成電路設(shè)計.

E-mail:elitals@163.com

周磊(通信作者)男,1980年月出生于江蘇省揚州市.2002年、2013年獲得南京航空航天大學學士和博士學位.現(xiàn)為揚州大學信息工程學院講師.主要研究方向為電子系統(tǒng)集成和專用集成電路設(shè)計.

E-mail:tomcat800607@126.com

A Predictive Thermal Model Combined with the Second Derivative for Multiprocessor System-on-Chips

WEI Lin1,ZHOU Lei1,WU Ning2,YANG Jing1

(1.CollegeofInformationEngineering,YangzhouUniversity,Yanghzou,Jiangsu225000,China;2.CollegeofElectronicandInformationEngineering,NanjingUniversityofAeronauticsandAstronautics,Nanjing,Jiangsu210016,China)

The regional temperature prediction is the basis of the efficient heat dissipation in multiprocessor system-on-chips (MPSoCs).Based on the thermal resistance and capacitance (Thermal RC) model,this paper proposed a predictive thermal model combined with the second derivative.It predicts the temperature accurately with low complexity,and increases the prediction time length within a certain prediction error range to reduce the number of times that the prediction module is invoked and the extra power consumption.Experimental results show that,compared to the existing model combined with the first derivative,the proposed model increases the prediction length by 1.6 times within the same acceptable prediction error range.When the prediction time length is increased to 2.5s,the prediction accuracy of the proposed model is 3.84% higher than that of the contrastive model.

multiprocessor system-on-chips (MPSoCs);thermal resistance and capacitance (Thermal RC) model;predictive thermal model

2014-11-20;修回日期:2015-01-28;責任編輯：覃懷銀

國家自然科學基金(No.61376025，No.61301111);江蘇省高校自然科學基金(No.13KJB510039);江蘇省普通高校研究生科研實踐計劃項目(No.SJZZ-0182)

TN47

A

0372-2112 (2016)06-1272-07