一種千兆以太網(wǎng)SerDes 接口與電接口的轉(zhuǎn)換方法

徐玉杰　孟博

摘要：該文針對千兆以太網(wǎng)SerDes接口（1000 BASE-X）和電接口（1000 BASE-T）轉(zhuǎn)換的問題，給出了一種基于FPGA的千兆以太網(wǎng)SerDes接口和電接口轉(zhuǎn)換的方法。詳細(xì)介紹了該方法的硬件架構(gòu)和邏輯設(shè)計(jì)，工程應(yīng)用證明該方法穩(wěn)定可靠，邏輯設(shè)計(jì)簡單易行，達(dá)到了設(shè)計(jì)的預(yù)期目標(biāo)。

關(guān)鍵詞：千兆以太網(wǎng)；高速串行接口；現(xiàn)場可編程門陣列

中圖分類號：TP393 文獻(xiàn)標(biāo)識碼：A 文章編號：1009-3044（2016）03-0047-02

千兆以太網(wǎng)以其技術(shù)先進(jìn)、使用靈活、便于單元板小型化等優(yōu)點(diǎn)已廣泛應(yīng)用于背板結(jié)構(gòu)產(chǎn)品，特別是采用信號數(shù)量較少的SerDes接口進(jìn)行單元板間互聯(lián)已成為主流[1]。而在XX應(yīng)用環(huán)境中，千兆以太網(wǎng)交換設(shè)備接口數(shù)量受限，在系統(tǒng)調(diào)試過程需要調(diào)試網(wǎng)口（電接口）與外部計(jì)算機(jī)進(jìn)行通信，為了不增加額外以太網(wǎng)接口，本文根據(jù)具體的應(yīng)用設(shè)計(jì)了一種千兆以太網(wǎng)SerDes接口與電接口的轉(zhuǎn)換方法[2]，該方法使一路以太網(wǎng)接口同時(shí)具備調(diào)試與數(shù)據(jù)傳輸?shù)墓δ?，既減少了千兆以太網(wǎng)接口數(shù)量又實(shí)現(xiàn)了千兆以太網(wǎng)SerDes接口與電接口轉(zhuǎn)換。

1 方案的總體分析

接口轉(zhuǎn)換及其應(yīng)用的系統(tǒng)結(jié)構(gòu)示意圖如圖1所示，該系統(tǒng)使用SerDes作為物理層的千兆以太網(wǎng)實(shí)現(xiàn)各單元板、接口板和交換板互聯(lián)。交換板與接口板之間的數(shù)據(jù)通路在系統(tǒng)調(diào)試過程中作為調(diào)試網(wǎng)口使用，同時(shí)在接口板中完成千兆以太網(wǎng)SerDes接口與電接口的轉(zhuǎn)換，這樣即可實(shí)現(xiàn)與外部計(jì)算機(jī)通信；調(diào)試完成后通過更改FPGA邏輯將該接口用于數(shù)據(jù)傳輸。

該轉(zhuǎn)換方法主要由物理層芯片、FPGA和千兆以太網(wǎng)收發(fā)部分組成，其中在調(diào)試過程FPGA主要實(shí)現(xiàn)兩片物理層芯片的配置及互聯(lián)，在調(diào)試完成后按系統(tǒng)要求實(shí)現(xiàn)數(shù)據(jù)傳輸，本文主要討論調(diào)試過程接口轉(zhuǎn)換的方法。

2 方案詳細(xì)設(shè)計(jì)

該轉(zhuǎn)換方法先將千兆以太網(wǎng)SerDes接口轉(zhuǎn)化為GMII接口，調(diào)試使用時(shí)FPGA主要完成對物理層芯片的GMII接口互聯(lián)和配置，然后再將GMII轉(zhuǎn)換成傳統(tǒng)的千兆以太網(wǎng)電接口；作為數(shù)據(jù)傳輸接口使用時(shí)，直接在FPGA中增加一個(gè)MAC核完成數(shù)據(jù)傳輸。方案中使用的主要元器件為物理層收發(fā)器88E1111和Xilinx公司的Vertex-5系列FPGA。

2.1 關(guān)鍵元器件介紹

2.1.1 物理層收發(fā)器

Marvell的88E1111是一款千兆以太網(wǎng)收發(fā)器物理層芯片，采用標(biāo)準(zhǔn)的CMOS工藝制造。88E1111支持用于直接連接到MAC/Switch接口的MII、GMII、RGMII和SGMII四種以太網(wǎng)接口模式。內(nèi)部集成了一個(gè)可選的1.25Ghz的SerDes接口，它包括了千兆以太網(wǎng)物理層PCS、PMA和PDM子層所有的功能，這個(gè)接口可直接連接到光纖收發(fā)器，器件采用了先進(jìn)的回聲消除、近端串?dāng)_抑制等多種手段提高信號質(zhì)量在經(jīng)過接收PCS層解碼后交付MAC層[3]。其發(fā)送端集成了一個(gè)多功能的D/A轉(zhuǎn)換器，可以支持4D PAM5、MLT3和曼徹斯特編碼，分別支持1000BASE-T、100BASE-TX和10BASE-T的編碼[4]。

2.1.2 可編程邏輯器件

該方案中接口轉(zhuǎn)換功能對FPGA的資源要求高，為了不改變原有的系統(tǒng)結(jié)構(gòu)，該方案中FPGA選用Xilinx公司的Virtex-5系列，該系列芯片內(nèi)部資源豐富，性價(jià)比較高。Xilinx公司提供嵌入式以太網(wǎng)MAC核，符合IEEE Std 802.3標(biāo)準(zhǔn)[5]，滿足該設(shè)計(jì)的應(yīng)用需求。

2.2 硬件詳細(xì)設(shè)計(jì)

千兆以太網(wǎng)SerDes接口與電接口的轉(zhuǎn)換是由物理層芯片和FPGA芯片之間交互實(shí)現(xiàn)的，其硬件設(shè)計(jì)的關(guān)鍵在于元器件之間的接口互連，圖2為關(guān)鍵元器件接口互聯(lián)的示意圖。

第一個(gè)物理層芯片對外傳輸方式選擇使用SerDes接口，物理層傳輸協(xié)議使用1000BASE-X，使用GMII接口和FPGA相連，其工作模式設(shè)置為強(qiáng)制1000BASE-X全雙工模式。

第二個(gè)物理層芯片工作模式設(shè)置為強(qiáng)制1000BASE-T全雙工模式，物理層傳輸協(xié)議使用1000BASE-T，使用GMII接口和FPGA相連，電接口通過變壓器后與RJ45（外部PC機(jī)）相連。

這種轉(zhuǎn)換方法硬件設(shè)計(jì)較為復(fù)雜，但設(shè)計(jì)中兩個(gè)物理層芯片均與FPGA相連，可根據(jù)具體的應(yīng)用在調(diào)試階段將交換板與接口板之間的數(shù)據(jù)通路作為調(diào)試使用，待調(diào)試完成后只需要在FPGA中增加MAC層，該數(shù)據(jù)通路即可作為數(shù)據(jù)傳輸使用。

2.3 FPGA邏輯設(shè)計(jì)

本文描述的方法中FPGA邏輯主要實(shí)現(xiàn)兩個(gè)物理層芯片的復(fù)位、GMII接口互聯(lián)和配置功能。其中兩個(gè)GMII接口直接進(jìn)行互聯(lián)，復(fù)位通過對物理層芯片的RST控制完成，配置通過串行管理接口（MDC/MDIO）完成，圖3為復(fù)位和配置的控制時(shí)序示意圖：

復(fù)位和配置的流程如下：

a.上電后分別對兩個(gè)物理層芯片進(jìn)行復(fù)位。

b.復(fù)位完成后對兩個(gè)物理層芯片進(jìn)行配置，本文配置時(shí)序示意圖中兩個(gè)配置接口的時(shí)鐘MDC均為4Mhz，將第一個(gè)物理層芯片配置成1000 BASE-X 全雙工模式，將第二個(gè)物理層芯片配置成1000 BASE-X全雙工模式。

c.通過第二步將配置信息寫入配置寄存器，再對兩個(gè)物理層芯片進(jìn)行軟復(fù)位，軟復(fù)位完成后配置即可生效，整個(gè)配置過程完成。

在實(shí)際應(yīng)用中，系統(tǒng)在上電復(fù)位完成后可根據(jù)具體的應(yīng)用對物理層芯片進(jìn)行配置。為了查看配置是否正確，可在對芯片軟復(fù)位之前讀取配置信息，確認(rèn)配置無誤后再進(jìn)行軟復(fù)位，使配置生效。

3 實(shí)驗(yàn)與驗(yàn)證

對本文提出的接口轉(zhuǎn)換方法進(jìn)行功能和性能驗(yàn)證，根據(jù)圖4搭建了系統(tǒng)驗(yàn)證測試平臺：

將計(jì)算機(jī)的IP 地址設(shè)置為192.168.1.1，第N個(gè)單元板的IP 地址設(shè)置為192.168.1.N，將調(diào)試接口和計(jì)算機(jī)使用網(wǎng)線進(jìn)行連接。單元板與交換板之間用SerDes進(jìn)行連接。加電啟動(dòng)完畢后，通過查看交換板的網(wǎng)絡(luò)管理和計(jì)算機(jī)的網(wǎng)絡(luò)連接，發(fā)現(xiàn)計(jì)算機(jī)和交換機(jī)連接的網(wǎng)口都為1000Mbps 連接。在計(jì)算機(jī)上發(fā)起ping 包測試，測試結(jié)果如下表所示。通過測試可以看出，丟包率滿足小于0.1%的要求。

驗(yàn)證測試平臺中計(jì)算機(jī)通過接口板和交換板向系統(tǒng)中的其它模塊發(fā)送數(shù)據(jù)，各模塊接收到數(shù)據(jù)后返回給計(jì)算機(jī)，在計(jì)算機(jī)中進(jìn)行數(shù)據(jù)比較并統(tǒng)計(jì)速率，經(jīng)測試，數(shù)據(jù)傳輸正確，速率達(dá)到了76MB/s。

上述測試表明本文所提出的方法可以實(shí)現(xiàn)SerDes信號與電接口的轉(zhuǎn)換。

4 結(jié)束語

經(jīng)過工程應(yīng)用驗(yàn)證，使用該方法的硬件平臺工作穩(wěn)定可靠、FPGA邏輯設(shè)計(jì)簡單易行，使用靈活。雖然該方法硬件電路比較復(fù)雜，但該方法減少了千兆以太網(wǎng)接口數(shù)量又實(shí)現(xiàn)了千兆以太網(wǎng)SerDes接口與電接口轉(zhuǎn)換，達(dá)到了設(shè)計(jì)的預(yù)期目的。

參考文獻(xiàn)：

[1] 潘波，朱偉，袁靜.基于SerDes 的千兆以太網(wǎng)設(shè)計(jì)與實(shí)現(xiàn)[J].微處理機(jī)，2014（2）.

[2] 于洪濤，丁鐵夫，鄭喜鳳，等.基于FPGA的千兆以太網(wǎng)光纖轉(zhuǎn)換器的設(shè)計(jì)[J].中國光學(xué)與應(yīng)用光學(xué).2009（8）.

[3] 張磊.基于千兆網(wǎng)口的星敏感器圖像顯示和存儲(chǔ)[J].液晶與顯示，2014（6）.

[4] 88E1111 Datasheet Integrated 10/100/1000 Ultra Gigabit Ethernet. USA： Marvell February 2006，10.

[5] Virtex-5 FPGA Embedded Tri-Mode Ethernet MAC user guide. USA： Xilinx February 2011，14.