基于FPGA的Costas環(huán)設(shè)計(jì)

李偉，黃勇

（1中國電子科技集團(tuán)公司第二十研究所，西安 710068； 2中國兵器工業(yè)203所，西安 710068）

0 引言

差分相移鍵控（DPSK）調(diào)制的目的是利用前后相鄰碼元載波相位的變化來表示數(shù)字信息。一般規(guī)定：傳送‘1’時，該碼元的載波相位相對于前一碼元變化180°；而傳送‘0’時，該碼元的載波相位相對于前一碼元無變化[1]。

對于DPSK信號的解調(diào)，若接收端采用相干解調(diào)（同步解調(diào)）方式，就需要本地載波和接收信號載波完全同步。這不僅要求接收端本地載波信號與發(fā)送端本地載波信號同頻同相，而且要求發(fā)送端已調(diào)信號的載波，通過信道傳輸后到達(dá)解調(diào)器輸入端時，載波的頻率與相位同本地載波的頻率與相位完全一致[2]。

本文利用FPGA設(shè)計(jì)了Costas環(huán)作為載波提取電路，在接收端對載波實(shí)現(xiàn)頻率與相位同步的提取。這種方法的優(yōu)點(diǎn)是精度高、性能好、穩(wěn)定性高，可直接實(shí)現(xiàn)信號解調(diào)。

1 Costas環(huán)原理

Costas環(huán)法又稱同相正交環(huán)法，其原理框圖如圖1所示。在結(jié)構(gòu)上，主要由乘法器、低通濾波器（LPF）、鑒相器（PD）、環(huán)路濾波器（LF）和數(shù)字頻率合成器（DDS）組成。數(shù)字頻率合成器提供兩路互為正交的載波，這兩路載波分別與輸入信號相乘，經(jīng)過低通濾波濾掉其中的倍頻分量。兩路濾波器的輸出經(jīng)過鑒相器輸出誤差分量，該誤差分量經(jīng)過環(huán)路濾波器后，輸出僅與相位差有關(guān)的控制信號，從而準(zhǔn)確的對數(shù)字頻率合成器進(jìn)行調(diào)整，經(jīng)過一段時間的迭代，最終得到穩(wěn)定的載波信號。具體的推導(dǎo)過程如下[2][3]。

圖1 Costas環(huán)原理框圖

在圖1中，輸入的調(diào)制信號可以表示為：

DDS輸出的兩路正交信號分別表示為：

S(t)被送入兩路乘法器，分別與v1和v2相乘，得到信號v3和v4：

v3和v4兩路信號通過低通濾波器后，2ωc信號分量被濾除，得到信號v5和v6：

v5和v6被送入鑒相器，相乘后得到相位誤差信號v7：

一般情況下，輸入調(diào)制信號的載波和DDS輸出信號之間的相位差比較小，即θ通常是一個很小的值，此時，式（8）可以改寫成：

相位誤差信號v7通過環(huán)路濾波器，輸出一個控制DDS輸出信號頻率的控制字，通過實(shí)時調(diào)整該頻率控制字，使相位誤差θ盡可能小，此時，DDS的輸出v1就是需要提取的載波同步信號。

2 Costas環(huán)的設(shè)計(jì)與實(shí)現(xiàn)

在實(shí)際設(shè)計(jì)中，F(xiàn)PGA選用Xilinx公司的電路與集成開發(fā)環(huán)境，編程語言是VHDL。

輸入的DPSK調(diào)制信號載波頻率為800kHz，碼元速率為15625bps，ADC采樣位數(shù)16位，采樣頻率10MHz。

2.1 乘法器設(shè)計(jì)

在本設(shè)計(jì)中，乘法器直接調(diào)用Xilinx公司提供的IP核，采用并行乘法器結(jié)構(gòu)，輸入數(shù)據(jù)類型為有符號數(shù)，位寬16bits，輸出數(shù)據(jù)位寬為32bits。

2.2 低通濾波器（LPF）設(shè)計(jì)

在本設(shè)計(jì)中，同樣直接調(diào)用Xilinx公司提供的FIR濾波器IP核。首先，利用Matlab軟件中的工具進(jìn)行濾波器設(shè)計(jì)，分別設(shè)置FIR低通濾波器的階數(shù)、采樣率和截止頻率。

然后將Matlab生成的濾波器系數(shù)轉(zhuǎn)換成二進(jìn)制形式，并保存成可以導(dǎo)入FIR IP核中的.coe格式，將系數(shù)導(dǎo)入FIR IP核，設(shè)定采樣頻率為10MHz，工作時鐘為100MHz，輸入數(shù)據(jù)位數(shù)32bits，輸出數(shù)據(jù)位數(shù)16bits。

2.3 鑒相器設(shè)計(jì)

鑒相器實(shí)際上也是一個乘法器模塊，和2.1節(jié)中的乘法器設(shè)計(jì)相似。

2.4 環(huán)路濾波器（LF）設(shè)計(jì)

數(shù)字環(huán)路濾波器在Costas環(huán)中對輸入噪聲起抑制作用，并且對環(huán)路的校正速度還可以起到調(diào)節(jié)作用，Costas環(huán)的性能主要由環(huán)路濾波器決定，在實(shí)際設(shè)計(jì)中，采用二階數(shù)字環(huán)路濾波器，其原理框圖如圖2所示[4]。

圖2 二階環(huán)路濾波器結(jié)構(gòu)

其中，Z-1表示延遲一個時鐘周期，C1和C2為環(huán)路濾波器參數(shù)，近似的計(jì)算公式為：

式中：ε為環(huán)路阻尼系數(shù)，ωn為環(huán)路自然角頻率，T為DDS的相位校正周期（量綱為s），K0為DDS的控制靈敏度，Kd為鑒相器的總增益。

下面分別就各個參數(shù)的取值進(jìn)行分析和計(jì)算。

（1）ε一般取常數(shù)0.707；

（2）ωn的計(jì)算

環(huán)路自然角頻率ωn的計(jì)算公式為：

式中，BL為環(huán)路噪聲等效帶寬，為了減少由噪聲引起的相位抖動，選取，其中，R為信息數(shù)

b據(jù)速率，在本設(shè)計(jì)中，BL=0.1×Rb=0.1×15625=1562.5Hz，帶入式（12）中，則ωn=2946.427 rad/s。

（3）T的計(jì)算

在前面DDS設(shè)計(jì)中，系統(tǒng)工作時鐘選為10MHz，因此，T為0.0000001s。

（4）K0的計(jì)算

DDS的控制靈敏度K0的計(jì)算公式為：

式中，fs為采樣頻率，N為DDS頻率控制字位數(shù)。在本設(shè)計(jì)中，fs取10MHz，T為0.0000001s，N為24位，帶入公式可以得到：K0=3.74507×10-7。

（5）Kd的計(jì)算

環(huán)路鑒相器增益Kd可由以下公式計(jì)算：

式中，Km1和Km2分別為同相和正交之路乘法器系數(shù)，Klpf1和Klpf2分別為兩個低通濾波器系數(shù)，Klf為鑒相器系數(shù)。將相應(yīng)參數(shù)帶入式（14）中，可以得到Kd為 213。

（6）C1和C2的計(jì)算

將（1）至（6）的參數(shù)帶入式（10）和式（11），分別求得環(huán)路濾波器參數(shù)C1為0.1358，C2為2.83× 1 0-5。

2.5 DDS設(shè)計(jì)

在本次設(shè)計(jì)中，直接調(diào)用IP核．設(shè)置DDS的實(shí)現(xiàn)架構(gòu)為相位產(chǎn)生器和正余弦查找表．系統(tǒng)工作時鐘為10MHz，頻率控制字位數(shù)24bit，輸出波形位數(shù)16bits。

3 仿真結(jié)果

當(dāng)輸入的調(diào)制信號頻率為820kHz，本地載波初始頻率為800kHz時，本次設(shè)計(jì)的Costas環(huán)跟蹤結(jié)果見圖3所示；當(dāng)輸入的調(diào)制信號頻率為780kHz，本地載波初始頻率為800kHz時，本次設(shè)計(jì)的Costas環(huán)跟蹤結(jié)果見圖4所示。

4 結(jié)束語

本文設(shè)計(jì)的全數(shù)字Costas環(huán)能準(zhǔn)確對接收信號進(jìn)行跟蹤和同步，當(dāng)接收信號頻率和本地載波的初始頻率相差±20kHz時，跟蹤時間小于300us，滿足系統(tǒng)指標(biāo)要求。

仿真時發(fā)現(xiàn)，C1和C2越小，跟蹤時間越長，抗噪聲性能越好，C1和C2增大時可減少捕獲時間，但濾波性能會下降。在實(shí)際設(shè)計(jì)中，要對根據(jù)理論計(jì)算的值進(jìn)行微調(diào)，使同步性能滿足系統(tǒng)的需要。

圖3 調(diào)制信號頻率820kHz，本地載波初始頻率800kHz時，同步性能的仿真結(jié)果

圖4 調(diào)制信號頻率780kHz，本地載波初始頻率800kHz時，同步性能的仿真結(jié)果

[1]周其煥， 魏雄志，崔紅躍.微波著陸系統(tǒng)[M].北京：國防工業(yè)出版社,1992.

[2]樊昌信,徐炳祥,吳成柯.通信原理[M].北京：國防工業(yè)出版社,2001.

[3]張厥盛,鄭繼禹,萬心平.鎖相技術(shù)[M].西安：西安電子科技大學(xué)出版社,2002.

[4]張欣.擴(kuò)頻通信數(shù)字基帶信號處理算法及其VLSI實(shí)現(xiàn)[M].北京:科學(xué)出版社,2004.