倒計(jì)數(shù)器測(cè)頻電路的設(shè)計(jì)與實(shí)現(xiàn)

杜曉宇，徐聯(lián)祥，2，石 雄

（1.武漢輕工大學(xué) 電氣與電子工程學(xué)院，湖北 武漢 430023；2.鹽城工學(xué)院 江蘇省新型環(huán)保重點(diǎn)實(shí)驗(yàn)室，江蘇 鹽城224000）

倒計(jì)數(shù)器測(cè)頻電路的設(shè)計(jì)與實(shí)現(xiàn)

杜曉宇1，徐聯(lián)祥1，2，石 雄1

（1.武漢輕工大學(xué) 電氣與電子工程學(xué)院，湖北 武漢 430023；2.鹽城工學(xué)院 江蘇省新型環(huán)保重點(diǎn)實(shí)驗(yàn)室，江蘇 鹽城224000）

將雷達(dá)發(fā)射脈沖信號(hào)下變頻并整形形成中頻TTL(晶體管-晶體管邏輯電路)方波信號(hào)，根據(jù)倒計(jì)數(shù)器測(cè)頻的原理，選擇二進(jìn)制同步計(jì)數(shù)器74LS161三片級(jí)聯(lián)后對(duì)該信號(hào)進(jìn)行計(jì)數(shù)，取信號(hào)的300個(gè)脈沖形成計(jì)數(shù)區(qū)間，在此區(qū)間內(nèi)用三片級(jí)聯(lián)的74F161對(duì)100 MHz的標(biāo)準(zhǔn)方波進(jìn)行計(jì)數(shù)，隨后將計(jì)數(shù)結(jié)果送入單片機(jī)，由單片機(jī)計(jì)算出當(dāng)前的中頻頻率，在控制DDS本振頻率合成器對(duì)本振輸出進(jìn)行調(diào)整，保證中頻信號(hào)頻率穩(wěn)定在規(guī)定范圍內(nèi)，由此構(gòu)成數(shù)字式的雷達(dá)自動(dòng)頻率控制系統(tǒng)。

倒計(jì)數(shù)法；頻率測(cè)量；同步計(jì)數(shù)器；單穩(wěn)態(tài)觸發(fā)器

TTL集成電路是國(guó)內(nèi)外生產(chǎn)時(shí)間最長(zhǎng)、產(chǎn)量最大的一種集成電路，其固有的結(jié)構(gòu)特點(diǎn)、優(yōu)良的電性能、自身不斷地結(jié)構(gòu)改進(jìn)及性能提升使“古老”的TTL集成電路幾經(jīng)變遷卻依然能夠維持其盛況不衰[1]。

TTL集成電路具有高的可靠性、寬的工作速度范圍、較低的功耗和良好的抗干擾能力，本文應(yīng)用TTL系列集成電路結(jié)合51單片機(jī)[2]設(shè)計(jì)實(shí)現(xiàn)了基于倒計(jì)數(shù)器[3]的頻率測(cè)量電路，輔以DDS(直接數(shù)字頻率合成器)[4]構(gòu)成雷達(dá)自動(dòng)頻率控制系統(tǒng)[5]，已經(jīng)成功應(yīng)用于國(guó)產(chǎn)某型警戒雷達(dá)。

1 倒計(jì)數(shù)器頻率測(cè)量及其組成的雷達(dá)自動(dòng)頻率控制系統(tǒng)

雷達(dá)發(fā)射機(jī)強(qiáng)大的射頻輸出功率對(duì)雷達(dá)的AFC（自動(dòng)頻率控制）系統(tǒng)的干擾是AFC系統(tǒng)電路設(shè)計(jì)時(shí)必須重視的問(wèn)題?？紤]到TTL集成電路的噪聲容限大、且IC中的晶體管工作于飽和區(qū)，電路工作穩(wěn)定，另外TTL集成電路的輸入、輸出阻抗都比較低，不易受周圍雜散電磁場(chǎng)的干擾[1]，所以在某型雷達(dá)的AFC系統(tǒng)設(shè)計(jì)中選用了TTL集成電路實(shí)現(xiàn)倒計(jì)數(shù)器頻率測(cè)量，圖1是系統(tǒng)的組成框圖。

根據(jù)倒計(jì)數(shù)器頻率測(cè)量的原理[3]和直接數(shù)字頻率合成器的工作模式，系統(tǒng)選擇ATMEL的51系列單片機(jī)作為控制核心，TTL集成電路完成計(jì)數(shù)、緩存、時(shí)序控制功能；由AD831將雷達(dá)發(fā)射機(jī)耦合來(lái)的發(fā)射脈沖和本振混頻后取下變頻，再通過(guò)MAX961對(duì)30 MHz左右的中頻信號(hào)整形得到中頻方波信號(hào)；時(shí)間基準(zhǔn)選用100 MHz、正弦波輸出的恒溫晶體振蕩器，頻率穩(wěn)定度達(dá)到5X10-9，經(jīng)AD96685將100 MHz時(shí)鐘信號(hào)的整形為ECL電平的方波再經(jīng)MC10H125電平轉(zhuǎn)換器轉(zhuǎn)換成TTL電平的方波，一路直接作為計(jì)數(shù)基準(zhǔn)，另一路經(jīng)F161分頻為25 MHz后作為DDS芯片的時(shí)鐘信號(hào)。

圖1 雷達(dá)自動(dòng)頻率控制系統(tǒng)框圖Fig.1 Block diagram of radar automatic frequency control system

2 倒計(jì)數(shù)器頻率測(cè)量電路的設(shè)計(jì)與實(shí)現(xiàn)

1)74F161 同步計(jì)數(shù)器的級(jí)聯(lián)

161 是TTL系列電路中典型的4位二進(jìn)制同步計(jì)數(shù)器，內(nèi)部采用4個(gè)主-從J-K觸發(fā)器作為記憶單元，可以多片級(jí)聯(lián)構(gòu)成多位計(jì)數(shù)器[1]。

在倒計(jì)數(shù)法測(cè)頻電路中需要兩個(gè)計(jì)數(shù)器，一個(gè)對(duì)被測(cè)脈沖信號(hào)計(jì)數(shù)，到規(guī)定的計(jì)數(shù)值即停止，形成一個(gè)時(shí)間長(zhǎng)短未知但是脈沖個(gè)數(shù)已知的計(jì)數(shù)區(qū)間，在該區(qū)間內(nèi)另一個(gè)計(jì)數(shù)器對(duì)已知的標(biāo)準(zhǔn)脈沖進(jìn)行計(jì)數(shù)，根據(jù)計(jì)數(shù)結(jié)果即能計(jì)算出計(jì)數(shù)區(qū)間的時(shí)間長(zhǎng)短，進(jìn)一步求出未知信號(hào)的頻率。

某型雷達(dá)發(fā)射脈沖持續(xù)時(shí)間僅13 μs，考慮到發(fā)射機(jī)振蕩起始和結(jié)束時(shí)存在短時(shí)間的振蕩不穩(wěn)定，在發(fā)射脈沖持續(xù)時(shí)間內(nèi)取中間的10 μs作為測(cè)量區(qū)間，對(duì)于雷達(dá)穩(wěn)定工作時(shí)變頻后的30 MHz第一中頻脈沖信號(hào)而言正好是300個(gè)脈沖形成計(jì)數(shù)區(qū)間，所以需要3片161級(jí)聯(lián)計(jì)數(shù)構(gòu)成圖1中的計(jì)數(shù)器T，同時(shí)該電路必須選用片間快速進(jìn)位的快速計(jì)數(shù)級(jí)聯(lián)電路[1]，如圖2所示。

圖2 計(jì)數(shù)器T及其鎖存電路Fig.2 Circuit of counter T and its latch

將圖2中的計(jì)數(shù)器級(jí)聯(lián)電路用于計(jì)數(shù)器T0時(shí)，計(jì)數(shù)時(shí)鐘高達(dá)100 MHz，必須使用F系列的高速TTL芯片，即使如此，還是發(fā)現(xiàn)計(jì)數(shù)器出現(xiàn)時(shí)序競(jìng)爭(zhēng)，導(dǎo)致計(jì)數(shù)不穩(wěn)，經(jīng)過(guò)仔細(xì)分析其電路連接和時(shí)序，對(duì)級(jí)聯(lián)電路中的進(jìn)位信號(hào)與第二片、第三片161的控制端的連接進(jìn)行了更改，保證了100 MHz時(shí)鐘條件下的穩(wěn)定工作，圖3是計(jì)數(shù)器T0實(shí)際使用的電路。

圖3 計(jì)數(shù)器T0及其鎖存電路Fig.3 Circuit of counter T0 and its latch

計(jì)數(shù)器T、T0雖然選用不同工作速度的161同步計(jì)數(shù)器，且級(jí)聯(lián)電路有所改動(dòng)，但其控制信號(hào)相同，有開(kāi)、關(guān)、清零等操作，其中計(jì)數(shù)器的開(kāi)、關(guān)由時(shí)序控制電路產(chǎn)生的控制信號(hào)控制，清零信號(hào)由CPU根據(jù)工作循環(huán)進(jìn)程在適當(dāng)?shù)臅r(shí)候發(fā)出。

TTL系列的161計(jì)數(shù)器有兩個(gè)控制端CEP和CET，只有當(dāng)兩個(gè)控制端同時(shí)為高電平時(shí)計(jì)數(shù)器工作，因此可以通過(guò)時(shí)序設(shè)計(jì)使用兩個(gè)不同信號(hào)接到兩個(gè)控制端，一個(gè)信號(hào)的上升沿控制開(kāi)啟，另一個(gè)信號(hào)的下降沿控制關(guān)閉。需要注意的是，從邏輯上看來(lái)個(gè)控制端功能一樣，但是芯片內(nèi)部的電路是有區(qū)別的，一般情況下建議使用CET作關(guān)閉信號(hào)，CEP作開(kāi)啟信號(hào)[1]。

2)時(shí)序控制

雷達(dá)的觸發(fā)脈沖來(lái)自雷達(dá)的定時(shí)器，與單片機(jī)的晶振不相關(guān)，無(wú)法保持同步，所以倒計(jì)數(shù)器頻率測(cè)量的時(shí)序控制全部用TTL電路實(shí)現(xiàn)并與雷達(dá)的觸發(fā)脈沖保持嚴(yán)格的同步。圖4是部分控制時(shí)序電路圖，圖5是控制時(shí)序圖。

圖5 控制時(shí)序圖Fig.5 Diagram of sequence control

同型號(hào)的每一部雷達(dá)由于調(diào)制器和振蕩器電路的細(xì)微差別會(huì)導(dǎo)致觸發(fā)脈沖和發(fā)射脈沖之間的延時(shí)不同，因此由雷達(dá)的觸發(fā)脈沖觸發(fā)74LS221構(gòu)成的單穩(wěn)態(tài)觸發(fā)器U23B（1號(hào)74LS221）對(duì)工作時(shí)序進(jìn)行延時(shí)，對(duì)某一部雷達(dá)而言該延時(shí)一旦調(diào)整好一般不會(huì)再有變化，也可以通過(guò)適當(dāng)延長(zhǎng)延時(shí)時(shí)間切去振蕩起始時(shí)的一段不穩(wěn)定脈沖，但時(shí)間也不亦太長(zhǎng)，要保證計(jì)數(shù)器的計(jì)數(shù)時(shí)間不少于10 μs。

U21A（2號(hào)74LS221）的單穩(wěn)態(tài)觸發(fā)器在U21B輸出的下降沿觸發(fā)，并延時(shí)形成15 μs寬的脈沖，該脈沖一方面通過(guò)U22A的與門打開(kāi)中頻方波脈沖將其送至計(jì)數(shù)器T的時(shí)鐘引腳；另一方面送至CPU的P1.2引腳，CPU通過(guò)檢測(cè)P1.2引腳的電平變化判斷是否完成了一個(gè)雷達(dá)重復(fù)周期的測(cè)量過(guò)程；同時(shí)該信號(hào)還觸發(fā)U21B（3號(hào)74LS221）的單穩(wěn)態(tài)觸發(fā)器形成一個(gè)寬度12 μs的脈沖用于打開(kāi)計(jì)數(shù)器T的控制端CEP。

定時(shí)器T的另一控制端CET由四輸入與非門的輸出控制。單片機(jī)在復(fù)位后及每個(gè)重復(fù)周期中讀取計(jì)數(shù)器數(shù)據(jù)后會(huì)對(duì)計(jì)數(shù)器清零，清零后計(jì)數(shù)器T的輸出端將全部為零，即四輸入與非門的輸入端全為零，將使其輸出為高電平，也就是計(jì)數(shù)器T的CET端為高電平，計(jì)數(shù)器T已經(jīng)準(zhǔn)備好，待CEP端變高電平即開(kāi)始計(jì)數(shù)。

計(jì)數(shù)器T在其兩個(gè)控制端均為高電平時(shí)開(kāi)始對(duì)下變頻后的方波中頻信號(hào)計(jì)數(shù)，計(jì)到第8個(gè)脈沖時(shí)，計(jì)數(shù)器T的TD3引腳跳變?yōu)楦唠娖?，觸發(fā)4號(hào)74LS221輸出寬度為12微秒的高電平，此高電平打開(kāi)計(jì)數(shù)器T0；計(jì)數(shù)器T計(jì)到第308個(gè)脈沖時(shí)，四輸入與非門的4個(gè)輸入端均為高電平，其輸出變低電平，立即關(guān)閉了計(jì)數(shù)器T和T0。

為防止雷達(dá)發(fā)射機(jī)工作不穩(wěn)時(shí)中頻方波脈沖數(shù)量達(dá)不到308個(gè)而造成計(jì)數(shù)器T無(wú)法計(jì)數(shù)、四輸入與非門無(wú)法產(chǎn)生低電平輸出關(guān)閉T和T0，T和T0的CEP端均由74LS221定時(shí)12 μs，滿12 μs將強(qiáng)制關(guān)閉計(jì)數(shù)器，保證整個(gè)工作時(shí)序能夠周而復(fù)始地循環(huán)進(jìn)行。

計(jì)數(shù)的結(jié)果分別通過(guò)4個(gè)鎖存器鎖存，鎖存信號(hào)由計(jì)滿308個(gè)脈沖的正常關(guān)閉信號(hào)和定時(shí)12 μs的強(qiáng)制關(guān)閉信號(hào)通過(guò)觸發(fā)74LS221產(chǎn)生，先到者為準(zhǔn)。4個(gè)鎖存器通過(guò)單片機(jī)的數(shù)據(jù)總線將結(jié)果送入單片機(jī)，單片機(jī)通過(guò)地址總線上的3-8譯碼器為每個(gè)鎖存器指定一個(gè)地址，依次分別讀入計(jì)數(shù)結(jié)果。

3 單片機(jī)程序設(shè)計(jì)

雷達(dá)發(fā)射機(jī)的發(fā)射頻率通?？梢栽谝欢ǚ秶鷥?nèi)調(diào)整，其本機(jī)振蕩器的輸出頻率也相應(yīng)地有一個(gè)調(diào)整范圍。單片機(jī)在上電復(fù)位以后首先對(duì)各計(jì)數(shù)器清零，再控制DDS在本振工作頻率范圍輸出最低工作頻率，等待雷達(dá)觸發(fā)脈沖到來(lái)后通過(guò)倒計(jì)數(shù)測(cè)頻電路進(jìn)行一次測(cè)量，讀入計(jì)數(shù)器計(jì)數(shù)結(jié)果后，判斷中頻信號(hào)頻率是否為30 MHz。不是則在當(dāng)前DDS輸出頻率值上增加一個(gè)步進(jìn)值重復(fù)上述過(guò)程；是則維持該本振頻率不變并繼續(xù)在每個(gè)雷達(dá)脈沖重復(fù)周期進(jìn)行測(cè)量，并根據(jù)測(cè)量結(jié)果適時(shí)調(diào)整本振頻率。

單片機(jī)主要完成讀取計(jì)數(shù)結(jié)果、計(jì)算發(fā)射頻率并控制DDS頻率合成器的輸出頻率和計(jì)數(shù)器復(fù)位的工作，測(cè)頻電路的時(shí)序控制由雷達(dá)的觸發(fā)脈沖同步，各計(jì)數(shù)器的啟動(dòng)、停止由單穩(wěn)態(tài)觸發(fā)器的輸出脈沖寬度協(xié)調(diào)控制。單片機(jī)程序框圖如圖6所示。

圖6 單片機(jī)的程序框圖Fig.6 Block diagram of CPU program

4 結(jié)束語(yǔ)

倒計(jì)數(shù)測(cè)頻電路中的計(jì)數(shù)器T對(duì)頻率（周期）未知的脈沖序列進(jìn)行計(jì)數(shù)，取其中300個(gè)脈沖的持續(xù)時(shí)間作為計(jì)數(shù)器T0的計(jì)數(shù)區(qū)間，此區(qū)間內(nèi)計(jì)數(shù)器T0對(duì)100 MHz的時(shí)間基準(zhǔn)脈沖進(jìn)行計(jì)數(shù)。對(duì)某型雷達(dá)的穩(wěn)定工作時(shí)30 MHz的第一中頻而言，T0的計(jì)數(shù)結(jié)果應(yīng)該為1 000個(gè)100 MHz脈沖，對(duì)應(yīng)的計(jì)數(shù)區(qū)間為10 μs。當(dāng)T0計(jì)數(shù)結(jié)果增加（或減少）一個(gè)脈沖時(shí)，意味著計(jì)數(shù)區(qū)間增加（或減少）10 ns，而這一變化是未知頻率的中頻信號(hào)的300個(gè)周期累加的變化，也就是中頻信號(hào)的平均周期增加 （或減少）1/30 ns，對(duì)應(yīng)的頻率變化約30 kHz，此即為該測(cè)頻電路的頻率分辨能力，相對(duì)于雷達(dá)接收機(jī)約幾百千赫茲的帶寬而言，足夠保證第一中頻信號(hào)得到最有效的放大。

該倒計(jì)數(shù)器測(cè)頻電路發(fā)揮了TTL集成電路的優(yōu)點(diǎn)，用極低的成本實(shí)現(xiàn)了強(qiáng)電磁干擾下穩(wěn)定的頻率測(cè)量，達(dá)到了預(yù)期效果，對(duì)某型雷達(dá)戰(zhàn)術(shù)技術(shù)指標(biāo)的提升起到了良好作用。

[1]趙保經(jīng).中國(guó)集成電路大全TTL集成電路[M].北京：國(guó)防工業(yè)出版，1985.

[2]郭天祥.51單片機(jī)C語(yǔ)言教程—入門、提高、開(kāi)發(fā)、拓展全攻略[M].北京：電子工業(yè)出版社，2010.

[3]曲衛(wèi)振.時(shí)間頻率的高精度測(cè)量方法[M].北京：系統(tǒng)工程與電子技術(shù).1998.

[4]CMOS 300 MSPS Quadrature Complete-DDS AD9854.[R].Analog Device Inc.,2002

[5]丁鷺飛，耿富錄.雷達(dá)原理[M].西安：西安電子科技大學(xué)出版社，2011.

[6]秦實(shí)宏.單片機(jī)原理與應(yīng)用技術(shù)[M].北京：中國(guó)水利水電出版社，2005.

Design and implementation of frequency measuring circuit based on countdown counter

DU Xiao-yu1，XU Lian-xiang1,2，SHI Xiong1
（1.School of Electrical and Electronic Engineering，Wuhan Polytechnic University，Wuhan 430023，China；2.Key Laboratory for Advanced Technology in Environmental Protection of Jiangsu Province，Yancheng Institute of Technology，Yancheng 224000，China）

After down-conversion and shaping,the transmission pulse signal of radar turns to intermediate frequency TTL (Transistor-Transistor-Logic)square signal.This signal,on the basis of the frequency measuring principle of countdown counter,is counted by three pieces cascading of binary synchronous counter 74LS161.Three hundred pulses of the signal are chosen to form the counting section,in which the 100MHz standard square wave is counted by 74F161 with three pieces cascading.Then the result is loaded into MCU.The MCU works out current IF-RE and controls the DDS local frequency synthesizer to adjust the local output,in order that the frequency of IF signal is stabilized in the specified scope.The digital automatic frequency control system of radar is constituted.

countdown method；frequency measuring；synchronous counter；monostable trigger

TN952

A

1674－6236（2015）10-0109-05

2014-08-10 稿件編號(hào)：201408042

杜曉宇(1995—)，女，湖北襄陽(yáng)人。研究方向：電子信息。