電荷泵鎖相環(huán)環(huán)路濾波器的設(shè)計與優(yōu)化

廉吉慶，陳大勇，翟浩

（1.蘭州空間技術(shù)物理研究所，蘭州 730000；2.空間量子頻標(biāo)技術(shù)核心專業(yè)實驗室，蘭州 730000；3.真空技術(shù)與物理重點實驗室，蘭州 730000）

電荷泵鎖相環(huán)環(huán)路濾波器的設(shè)計與優(yōu)化

廉吉慶1，2，3，陳大勇1，2，3，翟浩1，2，3

（1.蘭州空間技術(shù)物理研究所，蘭州 730000；2.空間量子頻標(biāo)技術(shù)核心專業(yè)實驗室，蘭州 730000；3.真空技術(shù)與物理重點實驗室，蘭州 730000）

環(huán)路濾波器是鎖相環(huán)電路的重要部分，其性能好壞直接決定了電路輸出信號的質(zhì)量。以二階無源環(huán)路濾波器為例介紹了電荷泵鎖相環(huán)環(huán)路濾波器的設(shè)計方法，討論了基于相位裕度和設(shè)計參數(shù)γ的環(huán)路濾波器優(yōu)化設(shè)計，并且給出了仿真結(jié)果。結(jié)果證明這種環(huán)路濾波器設(shè)計方法正確，優(yōu)化方法切實可行。

環(huán)路濾波器；鎖相環(huán)；電荷泵；相位裕度；參數(shù)優(yōu)化

0 引言

頻率源廣泛應(yīng)用于現(xiàn)代電子設(shè)備中，其指標(biāo)好壞直接影響電子系統(tǒng)的性能，因此頻率源被許多人稱為電子系統(tǒng)的“心臟”。常用的頻率源有自激振蕩源和合成頻率源，其中合成頻率源使用靈活、控制方便、性能優(yōu)越，越來越受到人們的重視。

常用的頻率合成技術(shù)中，鎖相環(huán)是非常重要的一種，在高速通信、導(dǎo)航定位和航空航天等方面都有應(yīng)用。環(huán)路濾波器是鎖相環(huán)的重要組成部分，它連接在鑒相器和壓控振蕩器之間，起到維持環(huán)路穩(wěn)定性、控制環(huán)路帶內(nèi)外噪聲、抑制參考邊帶雜散干擾等重要作用，是鎖相環(huán)頻率合成器設(shè)計的關(guān)鍵[1]。目前已有許多文章對環(huán)路濾波器設(shè)計方法進(jìn)行了討論，但在關(guān)于濾波器性能的一些細(xì)節(jié)優(yōu)化設(shè)計方面，并未深入探討。本文在環(huán)路濾波器設(shè)計基礎(chǔ)上，探討針對環(huán)路鎖定時間和輸出噪聲等方面的優(yōu)化設(shè)計，并通過仿真驗證優(yōu)化設(shè)計的正確性。目前，該優(yōu)化設(shè)計方法已用于部分項目的頻率源設(shè)計，對頻率源輸出信號的相位噪聲等有一定的改善作用。

1 鎖相環(huán)頻率合成原理

基本的電荷泵鎖相環(huán)由鑒相器（PD）、分頻器、環(huán)路濾波器和壓控振蕩器（VCO）等部分組成，其中鑒相器的輸出端為電荷泵。目前常用的整數(shù)型電荷泵鎖相環(huán)基本原理如圖1所示。

圖1　電荷泵鎖相環(huán)工作原理圖

輸入?yún)⒖夹盘柵cVCO輸出信號的N分頻通過鑒相器進(jìn)行相位比較，鑒相器會輸出一個和這2個信號的相位差相關(guān)的控制信號；控制信號控制電荷泵輸出電流對環(huán)路濾波器的電容充放電，從而產(chǎn)生VCO壓控端的控制電壓。當(dāng)環(huán)路達(dá)到穩(wěn)定后，VCO輸出頻率穩(wěn)定在輸入?yún)⒖碱l率的N倍[2]。

2 環(huán)路濾波器設(shè)計

由于無源環(huán)路濾波器引入的噪聲少，因此應(yīng)用非常多。一般地，當(dāng)電荷泵對環(huán)路濾波電容充放電所提供的壓控電壓能達(dá)到VCO壓控端要求時都采用無源環(huán)路濾波器；當(dāng)該壓控電壓達(dá)不到VCO壓控端控制要求的時候才用有源環(huán)路濾波器，因此我們討論無源環(huán)路濾波器的設(shè)計。

環(huán)路濾波器的最低階數(shù)為二階，二階無源環(huán)路濾波器的電阻很小，可以獲得較小的熱噪聲，同時其末端電容比較大，可以忽略VCO輸入電容的影響，能夠很好地滿足一般設(shè)計的要求。三階及三階以上的無源環(huán)路濾波器是在二階濾波器后端加入一階或多階RC濾波，這樣對距輸出信號中心頻率超過10倍環(huán)路帶寬的雜散有更好的抑制。在濾波器電路設(shè)計時，二階無源環(huán)路濾波器與三階及三階以上無源環(huán)路濾波器的器件值計算方法基本相同，不同的是后者較前者由于有后端RC電路的加入而增加了一個或多個時間常數(shù)。在此我們以二階無源環(huán)路濾波器為例推導(dǎo)環(huán)路濾波器設(shè)計方法。二階無源環(huán)路濾波器電路形式如圖2所示。

圖2　二階無源環(huán)路濾波器

二階無源環(huán)路濾波器電路傳遞函數(shù)為

相位裕度φ是環(huán)路濾波器設(shè)計中一個非常重要的參數(shù)，它是鎖相環(huán)開環(huán)傳遞函數(shù)在伯德圖上形成的性能參數(shù)，是用于考核鎖相環(huán)穩(wěn)定性的依據(jù)。其定義是鎖相環(huán)開環(huán)增益為0 dB時所在頻點對應(yīng)的相位值減去-180°，如果該值大于0，則環(huán)路穩(wěn)定；該值小于0則環(huán)路不穩(wěn)定。根據(jù)相位裕度的定義可以獲得其計算式[4]：

至此，環(huán)路濾波器的元件值計算完畢。

3 優(yōu)化設(shè)計

在上述的環(huán)路濾波器設(shè)計中，在計算前還有2個量需要設(shè)定：環(huán)路帶寬ωc和相位裕度φ。

環(huán)路帶寬ωc一般為鑒相頻率的1/5～1/20，其值與環(huán)路輸出信號的噪聲和鎖定時間有關(guān)，取值時主要考慮噪聲因素。鎖相環(huán)環(huán)路對輸入?yún)⒖夹盘?、鑒相器和分頻器的噪聲是低通的，對VCO的噪聲是高通的，因此ωc的值較小時可以很好地抑制輸入?yún)⒖夹盘?、鑒相器和分頻器的噪聲，ωc的值較大時則對VCO的噪聲有效抑制。在設(shè)計環(huán)路濾波器時，環(huán)路帶寬ωc應(yīng)根據(jù)對不同噪聲的抑制需要綜合分析選取[5]。

相位裕度φ的取值主要關(guān)系到環(huán)路鎖定時間，通常取45°～50°。仿真表明當(dāng)φ取48°左右時按照上一節(jié)的計算方法所獲得的環(huán)路鎖定時間達(dá)到最小，因此若鎖定時間為主要考慮因素則相位裕度的初值可設(shè)為48°[4]。而根據(jù)反饋系統(tǒng)理論可知，φ的值越大環(huán)路越穩(wěn)定，于是我們對φ取大于48°時的鎖相環(huán)路進(jìn)行仿真分析。

以一個鎖相環(huán)電路為例，其參數(shù)為：鑒相頻率為1 MHz，輸出信號頻率為800 MHz，電荷泵輸出電流為4 mA，VCO的壓控系數(shù)為50 MHz/V，環(huán)路帶寬為40 kHz。當(dāng)相位裕度分別為48°和58°時，按照上一節(jié)的方法設(shè)計出環(huán)路濾波器后，通過仿真可以得到鎖相環(huán)閉環(huán)傳遞函數(shù)曲線分別如圖3（a）和（b）所示。

圖3　相位裕度不同的閉環(huán)傳遞曲線

從圖3中的曲線可以看到環(huán)路的相位裕度為58°時與相位裕度為48°時相比，閉環(huán)傳遞函數(shù)曲線在環(huán)路帶寬附近變得平滑。此外對兩個不同相位裕度的鎖相環(huán)進(jìn)行噪聲仿真（輸出信號噪聲曲線如圖4所示）還可以看到相位裕度為58°時，輸出信號的噪聲在環(huán)路帶寬附近也會有一些優(yōu)化，約5 dB。

圖4　相位裕度不同的VCO輸出噪聲

所以在鎖定時間不是主要考慮因素的時候可以通過把φ的值設(shè)計得大一些從而對環(huán)路進(jìn)行優(yōu)化。例如采用鎖相環(huán)技術(shù)設(shè)計原子頻標(biāo)倍頻電路時，相位噪聲和環(huán)路穩(wěn)定性是首要因素，另外為了降低調(diào)制信號的引入對頻譜純度的影響[6]需閉環(huán)頻率響應(yīng)曲線盡可能平滑[4]，可適當(dāng)增大相位裕度進(jìn)行優(yōu)化設(shè)計。

增大相位裕度對環(huán)路帶來的負(fù)面影響是增大了環(huán)路鎖定時間。而在有的鎖相環(huán)電路設(shè)計中，鎖定時間也是需要考慮的一個重要因素。下面討論提高環(huán)路相位裕度的同時，如何兼顧鎖定時間的優(yōu)化。

第2節(jié)中引入式（4）計算環(huán)路濾波器時，假定環(huán)路的開環(huán)相位在環(huán)路帶寬處取得最大值。這種假定在相位裕度φ＝48°時可以獲得最小的環(huán)路鎖定時間，但當(dāng)φ≠48°時，雖然計算得到的環(huán)路仍有較小的鎖定時間，但不是最小鎖定時間。因此引入一個新的參數(shù)γ對式（4）稍加改變以優(yōu)化鎖定時間[4]。

顯然，相位裕度φ＝48°時，γ取1則環(huán)路具有最小鎖定時間。當(dāng)φ≠48°時，γ初值可設(shè)為1，上下調(diào)節(jié)選取具體值。圖5是對之前設(shè)計的相位裕度為48°、γ為1的鎖相環(huán)和相位裕度為58°、γ分別為0.8，1和1.2的鎖相環(huán)進(jìn)行鎖定時間的仿真結(jié)果。

圖5　鎖相環(huán)鎖定時間的仿真結(jié)果

仿真結(jié)果顯示，φ＝48°，γ＝1的鎖相環(huán)鎖定時間最短，為63.20 μs；γ＝1而φ＝58°的鎖相環(huán)鎖定時間明顯增加；保持φ＝58°，γ變?yōu)?.2后鎖定時間進(jìn)一步增加；保持φ＝58°不變，而γ變?yōu)?.8后，鎖相環(huán)的鎖定時間變小，雖然沒有達(dá)到φ＝48°時的最短鎖定時間，但已十分接近，為69.10 μs。

進(jìn)一步仿真可以得到，當(dāng)φ＜48°時，最小鎖定時間對應(yīng)的γ＞1；當(dāng)φ＞48°時，最小鎖定時間對應(yīng)的γ＜1。

由上述分析可以知道，適當(dāng)調(diào)整相位裕度φ和設(shè)計參數(shù)γ，可以完成兼顧相位噪聲和鎖定時間的優(yōu)化。當(dāng)設(shè)計的頻率源環(huán)路鎖定時間也是需要考慮的主要因素時，利用上述方法改變相位裕度φ和設(shè)計參數(shù)γ可在保證環(huán)路接近最優(yōu)鎖定時間的前提下完成對相位噪聲和環(huán)路穩(wěn)定性的優(yōu)化。

4 結(jié)論

輸出信號的相位噪聲和環(huán)路穩(wěn)定性是采用鎖相環(huán)設(shè)計頻率源時需要考慮的重要因素，因此在環(huán)路濾波器設(shè)計時，需要注意對其優(yōu)化設(shè)計。本文從環(huán)路濾波器傳遞函數(shù)出發(fā)推導(dǎo)了二階無源環(huán)路濾波器設(shè)計方法并討論了其優(yōu)化設(shè)計。仿真結(jié)果顯示，增大環(huán)路相位裕度可以使環(huán)路閉環(huán)環(huán)路更加穩(wěn)定、環(huán)路增益曲線更平滑、環(huán)路帶寬附近的噪聲也更小，但同時鎖定時間增加；而適當(dāng)調(diào)整設(shè)計參數(shù)γ可以減小鎖定時間，彌補(bǔ)相位裕度增大后的缺陷。因此，通過對相位裕度φ和設(shè)計參數(shù)γ的優(yōu)化，可以在環(huán)路鎖定時間接近最小值時使環(huán)路的閉環(huán)頻率相應(yīng)曲線更平滑、環(huán)路帶寬附近的輸出噪聲更小。

[1] 遠(yuǎn)坂俊昭.鎖相環(huán)(PLL)電路設(shè)計與應(yīng)用[M].何希才, 譯.北京: 科學(xué)出版社, 2006.

[2] 謝亮, 蘆旭, 吳成英, 等.基于ADF4360-8的鎖相環(huán)頻率合成器的設(shè)計與實現(xiàn)[J].時間頻率學(xué)報, 2013, 36(2): 75-83.

[3] 楊坡, 黃顯核, 夏丹丹.電荷泵鎖相環(huán)環(huán)路濾波器設(shè)計[J].聲學(xué)技術(shù), 2011, 30(4): 369-372.

[4] BANERJEE D.PLL Performance, Simulation and Design[M].Indianapolis: Dog Ear Publishing, 2006.

[5] 畢勝蘭, 戴宇杰, 張小杰, 等.電荷泵鎖相環(huán)系統(tǒng)相位噪聲分析[J].南開大學(xué)學(xué)報, 2008, 41(3): 101-104.

[6] 黃良玉，張滌新, 陳江, 等.磁選態(tài)銫鐘內(nèi)輻射頻移及其對準(zhǔn)確度的影響[J].真空與低溫, 2011, 17(1): 13-16.

Design and optimization of charge pump PLL′s loop filter

LIAN Ji-qing1，2，3，CHEN Da-yong1，2，3，ZHAI Hao1，2，3
（1.Lanzhou Institute of Physics，Lanzhou 730000，China；2.Core Professional Laboratory of Quantum Frequency Standard Technology，Lanzhou 730000，China；3.Science and Technology on Vacuum Technology and Physics Laboratory，Lanzhou 730000，China）

A loop filter that directly influences the performance of the PLL（phase-locked loop） circuit plays a critical role in the design of PLL frequency synthesizer.Taking the passive second order loop filter as an example，we introduced a design of charge pump PLL′s loop filter.Moreover we discussed an optimization design of the loop filter based on the phase margin and design parameter γ.The simulation results show the correctness and effectiveness of the design and optimization method.

loop filter； PLL（phase-locked loop）； charge pump； phase margin； parameter optimization

TN74

A

1674-0637（2015）01-0038-06

10.13875/j.issn.1674-0637.2015-01-0038-06

2014-02-24

廉吉慶，男，碩士研究生，主要從事原子頻標(biāo)技術(shù)方面的研究。