基于現(xiàn)場(chǎng)可編程門陣列的糾偏控制系統(tǒng)

張道德，宋成龍，尹 洋

(湖北工業(yè)大學(xué)機(jī)械工程學(xué)院，湖北武漢430068)

工業(yè)自動(dòng)化生產(chǎn)線帶材跑偏成為紡織、印染、橡膠和造紙等行業(yè)影響產(chǎn)品質(zhì)量而不得不解決的工藝問題。國內(nèi)外對(duì)于糾偏控制系統(tǒng)都有深入的研究，但國外起步早，這導(dǎo)致國內(nèi)對(duì)于糾偏要求較高的企業(yè)大多數(shù)選擇歐美日品牌作為選擇方案，這些方案價(jià)格高，維護(hù)成本高，沒有結(jié)合國內(nèi)行業(yè)的實(shí)際情況，所以對(duì)糾偏控制系統(tǒng)的研究與設(shè)計(jì)很有必要。從卷材生產(chǎn)線速率的角度分析，帶材生產(chǎn)線速率小于100 m/min，國產(chǎn)糾偏系統(tǒng)品牌與進(jìn)口品牌性能相差不大;帶材生產(chǎn)線速率介于100～200 m/min之間，使用糾偏控制系統(tǒng)的廠家一般選擇高端的國產(chǎn)品牌和進(jìn)口品牌;帶材生產(chǎn)線速率大于200 m/min，從反應(yīng)速度和靈敏度來看，國產(chǎn)品牌糾偏系統(tǒng)一般難以達(dá)到廠家要求，許多廠家使用進(jìn)口品牌。

目前，進(jìn)口品牌糾偏控制系統(tǒng)在國內(nèi)占據(jù)了大部分市場(chǎng)份額，特別在高端的糾偏控制系統(tǒng)中占據(jù)統(tǒng)治地位。因而，高速率、高精度以及高性能的糾偏控制系統(tǒng)是本文的設(shè)計(jì)目標(biāo)。

1 系統(tǒng)組成

糾偏控制系統(tǒng)一般由傳感器部分、控制器部分以及執(zhí)行結(jié)構(gòu)組成。其中:傳感器部分主要作用是采集帶材偏移量信號(hào)，通過模數(shù)轉(zhuǎn)換成MCU能夠處理的數(shù)字量;控制器部分通過實(shí)際偏移量與設(shè)定偏移量的比較，做出糾偏方向以及偏移量大小的判斷，并發(fā)送指令給執(zhí)行機(jī)構(gòu);執(zhí)行機(jī)構(gòu)接受動(dòng)作指令，做出相應(yīng)的響應(yīng)，糾正物料向偏移的反方向運(yùn)動(dòng)，從而回到誤差允許的范圍內(nèi)。為了防止系統(tǒng)的故障以及其它因素引起的系統(tǒng)失控，可以左右加限位開關(guān)。糾偏控制系統(tǒng)如圖1所示。

圖1 糾偏控制系統(tǒng)示意圖

前端傳感器部分采用現(xiàn)今糾偏行業(yè)最常用的光電傳感器，模數(shù)轉(zhuǎn)換芯片使用ADI公司的12位帶符號(hào)位的雙通道逐次逼近型AD7321芯片。該ADC配有一個(gè)高速串行接口，最高采樣率可以達(dá)到500 kS/s。通過光電傳感器與模數(shù)轉(zhuǎn)換芯片的組合，可以得到帶材生產(chǎn)線上的偏移量的數(shù)字量化結(jié)果。糾偏控制器采用FPGA芯片進(jìn)行控制，因?yàn)閷?duì)于電機(jī)控制的高速、實(shí)時(shí)性等要求，F(xiàn)PGA芯片固有的可編程性和并行處理的特點(diǎn)十分適合應(yīng)用于電機(jī)的控制。FPGA以純硬件的方式進(jìn)行并行處理，而且不占用CPU的資源，可以使系統(tǒng)達(dá)到很高的性能。采用FPGA作為核心處理平臺(tái)來實(shí)現(xiàn)一片SOC的解決方案，這是未來行業(yè)發(fā)展的趨勢(shì)。后端的執(zhí)行機(jī)構(gòu)采用滾珠絲桿與步進(jìn)電機(jī)的配合，其中滾珠絲桿對(duì)于系統(tǒng)的精度、耐磨損、穩(wěn)定性等具有良好的保證，步進(jìn)電機(jī)具有比較高的精度與性價(jià)比，這些可以很好地滿足糾偏控制系統(tǒng)的要求。

2 系統(tǒng)硬件設(shè)計(jì)

糾偏控制系統(tǒng)的硬件設(shè)計(jì)可以分成模數(shù)轉(zhuǎn)換、FPGA電路、電機(jī)驅(qū)動(dòng)、電源部分以及其他一些硬件設(shè)備。

其中，模數(shù)轉(zhuǎn)換通過AD7321的單端0～10 V輸入模式，采用內(nèi)部參考電壓為2.5 V，數(shù)據(jù)輸出不采用補(bǔ)碼輸出形式，而是直接二進(jìn)制輸出。AD7321的時(shí)鐘由系統(tǒng)時(shí)鐘經(jīng)過10分頻得到5 MHz，這樣芯片完成一次轉(zhuǎn)換的時(shí)間約為3.3 μs。FPGA電路設(shè)計(jì)采用 Altera公司 Cyclone IV FPGA系列的EP4CE15F17C8，其成本最低，功耗最低，且集成收發(fā)器。FPGA控制器可以根據(jù)需要設(shè)計(jì)原理圖，然后進(jìn)行相應(yīng)的PCB布線，最后制板而成，也可以通過現(xiàn)成的FPGA板作為控制部分。電機(jī)驅(qū)動(dòng)部分主要是對(duì)電機(jī)的控制，執(zhí)行機(jī)構(gòu)選用步進(jìn)電機(jī)。步進(jìn)電機(jī)屬于開環(huán)控制，通過發(fā)送PWM進(jìn)行控制。一般驅(qū)動(dòng)電路可以使用MOS管搭建，也可以采用專用的步進(jìn)電機(jī)控制芯片進(jìn)行控制，比如東芝的TB6560AHQ。這里采用MOS管搭建H橋電路進(jìn)行步進(jìn)電機(jī)控制(圖2)。電源部分涉及到幾種類型電壓的轉(zhuǎn)換，通過一些轉(zhuǎn)換芯片可以達(dá)到本文的要求。其中24 V轉(zhuǎn)換成12 V采用LM2576-12芯片，5 V轉(zhuǎn)化成 FPGA的 IO電壓3.3 V以及FPGA的內(nèi)核電壓分別采用1117－3.3和1117－2.5芯片。而1.2 V電壓可以通過3.3 V采用1A449芯片得到。

圖2 驅(qū)動(dòng)電路原理圖

3 系統(tǒng)軟件設(shè)計(jì)

3.1 軟件設(shè)計(jì)流程

糾偏控制系統(tǒng)采用模糊自整定PID算法實(shí)現(xiàn)，模糊自整定PID控制器采用了模糊技術(shù)與常規(guī)的PID控制算法相結(jié)合的技術(shù)［1］，既可以獲得較好的穩(wěn)態(tài)精度，又具有較快的動(dòng)態(tài)響應(yīng)，集合了模糊控制和PID控制的優(yōu)點(diǎn)。具體軟件設(shè)計(jì)流程如圖3所示。

圖3 軟件設(shè)計(jì)流程

3.2 軟件實(shí)現(xiàn)

控制器中最常用的控制規(guī)律是PID控制。PID控制器是一種線性控制器，根據(jù)給定值與實(shí)際偏差值構(gòu)成控制偏差。PID控制規(guī)律寫成傳遞函數(shù)的形式為

式中:Kp為比例系數(shù);Ki為積分系數(shù);Kd為微分系數(shù);為積分時(shí)間常數(shù);為微分時(shí)間常數(shù)。由于MCU控制是一種采樣控制，它只能根據(jù)采樣時(shí)刻的偏差計(jì)算控制量，而不能像模擬控制那樣連續(xù)輸出控制量，進(jìn)行連續(xù)控制，所以必須進(jìn)行離散化處理。經(jīng)過離散化處理后，數(shù)字PID增量型控制表達(dá)式為［2-4］

可變換成

其中，

模糊PID控制器是通過模糊推理實(shí)現(xiàn)PID參數(shù)的實(shí)時(shí)調(diào)整，其中模糊控制器是整個(gè)控制系統(tǒng)的核心。其控制原理為:比較傳感器檢測(cè)的偏差值信號(hào)與設(shè)定值信號(hào)，得到控制偏差信號(hào)，控制偏差信號(hào)經(jīng)過A/D轉(zhuǎn)換成FPGA控制器能夠識(shí)別的數(shù)字量信號(hào)，F(xiàn)PGA控制器進(jìn)行計(jì)算處理得到偏差值以及偏差變化率，進(jìn)行模糊化后，通過模糊規(guī)則進(jìn)行模糊決策得到相應(yīng)的信號(hào)輸出，得到精確量信號(hào)，再經(jīng)過D/A轉(zhuǎn)換后，變成執(zhí)行機(jī)構(gòu)能夠識(shí)別的模擬量信號(hào)，從而對(duì)物料偏移方向以及偏移大小進(jìn)行控制。

通過對(duì)糾偏控制系統(tǒng)的實(shí)際工作情況進(jìn)行分析，選取偏差值和偏差變化率量化論域都為［－6，6］，分為13個(gè)等級(jí)范圍，偏差值以及偏差變化率采用8位編碼，其中高4位為偏差值量化編碼值，低4位為偏差變化率量化編碼值。輸入偏差值與偏差變化率根據(jù)各自的判定等級(jí)對(duì)應(yīng)相應(yīng)的編碼值［5］。

模糊查找表的準(zhǔn)確度對(duì)控制器的性能優(yōu)劣有很大影響，通常模糊控制采用Mamdani模糊推理法，即元素相乘取小，相加取大，計(jì)算得到模糊關(guān)系R。

矩陣→列向量

單條規(guī)則的模糊關(guān)系

規(guī)則綜合求并

再通過取偏差、偏差變化率的模糊論域中的所有元素，按加權(quán)平均法得到對(duì)應(yīng)的模糊子集。

分別查詢E和EC的隸屬函數(shù)表，可以得到

矩陣→行向量

進(jìn)行Mamdani合成運(yùn)算得

Uij(z)1×k根據(jù)加權(quán)平均法原則可以得到Uij(z)1×k=z*，重復(fù)以上步驟可得模糊控制查詢表。通過Matlab編程得到 Kp、Ki、Kd查詢表，經(jīng)過取整處理后，在 ROM 中進(jìn)行初始化，得到 Kp、Ki、Kd的 mif文件。

整個(gè)軟件設(shè)計(jì)由誤差以及誤差變化率量化模塊、ROM查表模塊、PID模塊以及其他關(guān)聯(lián)部分組成。本文糾偏控制系統(tǒng)軟件設(shè)計(jì)基于模塊化設(shè)計(jì)思想，利用Verilog語言描述生成功能模塊，然后相互連接組成。在頂層設(shè)計(jì)電路中調(diào)入，完成模糊PID控制器的頂層電路設(shè)計(jì)。以設(shè)定值rt和實(shí)際偏差值yt作為輸入，得到輸出值uk，糾偏系統(tǒng)軟件設(shè)計(jì)仿真如圖4所示。

圖4 系統(tǒng)軟件仿真

4 系統(tǒng)測(cè)試

為了驗(yàn)證糾偏控制器的性能，采用Matlab軟件中的Simulink對(duì)系統(tǒng)的數(shù)學(xué)模型進(jìn)行仿真。利用圖形化的Simulink仿真，可以簡(jiǎn)單快速地調(diào)節(jié)所有參數(shù)，比如Kp、Ki、Kd初始值，比例因子和量化因子等，最終實(shí)現(xiàn)參數(shù)可控的糾偏控制器的運(yùn)算。通過調(diào)用Matlab自帶的Fuzzy工具箱，在其中配置好輸入輸出量的模糊論域以及隸屬度采用的數(shù)學(xué)模型，確定好模糊規(guī)則以及Mamdani推理法則，通過Simulink建模，可以得到糾偏控制器的數(shù)學(xué)模型如圖5所示，仿真結(jié)果圖6所示。

圖5 系統(tǒng)模型

圖6 仿真結(jié)果

［1］ 胡包鋼，應(yīng) 浩.模糊PID控制技術(shù)研究發(fā)展回顧及其面臨的若干重要問題［J］.自動(dòng)化學(xué)報(bào)，2001，27(04):567-584.

［2］黃 蒙.薄膜卷材糾偏控制系統(tǒng)設(shè)計(jì)與研究［D］.武漢:武漢理工大學(xué)，2013.

［3］ 李垂君.基于FPGA的PID控制器研究與實(shí)現(xiàn)［D］.大連:大連理工大學(xué)，2007.

［4］ 許任男.感應(yīng)加熱電源模糊PID功率控制器的設(shè)計(jì)與實(shí)現(xiàn)［D］.天津:天津大學(xué)，2009.

［5］ 曾光奇，胡均安，王 東，等.模糊控制理論與工程應(yīng)用［M］.武漢:華中科技大學(xué)出版社，2006.