航空發(fā)動(dòng)機(jī)參數(shù)采集系統(tǒng)的設(shè)計(jì)與研究

韓 亮 黃 雨 侯 明 展宏圖

（中航工業(yè)西安航空計(jì)算技術(shù)研究所，陜西 西安 710000）

航空發(fā)動(dòng)機(jī)參數(shù)采集系統(tǒng)的設(shè)計(jì)與研究

韓 亮 黃 雨 侯 明 展宏圖

（中航工業(yè)西安航空計(jì)算技術(shù)研究所，陜西 西安 710000）

在對(duì)國(guó)內(nèi)外現(xiàn)役飛機(jī)電子座艙顯示系統(tǒng)研究的基礎(chǔ)上，設(shè)計(jì)了一種DSP+FPGA結(jié)構(gòu)的數(shù)據(jù)采集系統(tǒng)。能夠采集航空發(fā)動(dòng)機(jī)的各項(xiàng)參數(shù)，并且可應(yīng)用于具有數(shù)字多功能顯示器的新型電子座艙系統(tǒng)。系統(tǒng)有效的實(shí)現(xiàn)了各種信號(hào)的采集以及對(duì)頻率信號(hào)的濾波。

DSP+FPGA；異步通信單元；ADS8364；頻率量濾波

1 引言

發(fā)動(dòng)機(jī)參數(shù)采集及顯示系統(tǒng)是飛機(jī)座艙的重要組成部分，國(guó)外先進(jìn)飛機(jī)座艙上都配有數(shù)字多功能顯示屏，傳統(tǒng)飛機(jī)座艙為模擬組合儀表顯示，其精度低、可靠性差、體積大，布局凌亂。而采用數(shù)字多功能顯示屏能夠克服模擬儀表的以上缺點(diǎn)，而且有耗電小，無(wú)閃爍，重量輕等優(yōu)點(diǎn)。本文設(shè)計(jì)了一種數(shù)據(jù)采集系統(tǒng)的硬件平臺(tái)，可應(yīng)用于裝配有數(shù)字多功能顯示器的新型電子座艙系統(tǒng)，能夠?qū)崟r(shí)，精確采集發(fā)動(dòng)機(jī)的滑油壓力、燃油壓力、滑油溫度、燃油溫度、發(fā)電機(jī)溫度、發(fā)動(dòng)機(jī)氣缸頭溫度、發(fā)動(dòng)機(jī)轉(zhuǎn)速、火警信號(hào)等參數(shù)。

2 系統(tǒng)組成

所示。

圖1 系統(tǒng)結(jié)構(gòu)圖

本數(shù)據(jù)采集系統(tǒng)采用主處理器DSP加協(xié)處理器FPGA架構(gòu)實(shí)現(xiàn)，主要完成對(duì)模擬量、頻率量和離散量三類信號(hào)的周期采集，并將采集結(jié)果通過異步通信單元分別傳送給數(shù)字多功能發(fā)動(dòng)機(jī)參數(shù)顯示器、飛機(jī)飛行參數(shù)采集器和備份設(shè)備。

系統(tǒng)中DSP選用TI公司的32位定點(diǎn)DSP TMS320F2812芯片[1-2]，F(xiàn)PGA采用A1tera公司EPlC6系列，邏輯單元共5980個(gè)，支持接近12萬(wàn)門的設(shè)計(jì)，滿足大部分系統(tǒng)設(shè)計(jì)要求[3]。AD轉(zhuǎn)換采用3片TI公司的轉(zhuǎn)換芯片ADS8364六通道同步采樣16位模數(shù)轉(zhuǎn)換器，采用5V工作電壓[4]。異步通信單元采用TI公司的4路串口協(xié)議芯片TL16C554。在FIFO方式下，16字節(jié)FIFO緩沖每個(gè)發(fā)送器和接收器以減小CPU中斷的次數(shù)[5]。系統(tǒng)結(jié)構(gòu)圖如圖1

3 系統(tǒng)硬件設(shè)計(jì)

3.1 模擬量信號(hào)調(diào)理電路

系統(tǒng)中模擬量信號(hào)主要為溫度信號(hào)與壓力信號(hào)。溫度信號(hào)與壓力信號(hào)分別為熱電偶和壓力傳感器輸出的毫伏級(jí)差分電壓信號(hào)。模擬量有效采 集范圍為0mv～52.10mv。為了保證了采集的精度，使輸入信號(hào)與AD轉(zhuǎn)換所需要的信號(hào)電壓相匹配，并避免在零下溫度環(huán)境下熱電偶輸出負(fù)電壓對(duì)系統(tǒng)產(chǎn)生影響，對(duì)模擬量信號(hào)應(yīng)進(jìn)行相應(yīng)的調(diào)理。將信號(hào)進(jìn)行差分偏置放大轉(zhuǎn)換為單端電壓信號(hào)，進(jìn)行一級(jí)電壓跟隨后進(jìn)入ADS8364芯片進(jìn)行采集。差分放大倍數(shù)為40倍，偏置電壓為2.5V。放大后為0V~2.2V，加上偏置電壓后模擬量信號(hào)范圍約為2.5V~4.7V，可滿足設(shè)計(jì)要求。2.5V偏置電壓由ADS8364提供，其內(nèi)部可輸出2.5V的參考電壓。模擬信號(hào)調(diào)理電路如圖2所示。

圖2 模擬信號(hào)調(diào)理電路

3.2 離散量信號(hào)調(diào)理電路

系統(tǒng)中兩路離散量信號(hào)均為28v的火警模擬量信號(hào)，須將其轉(zhuǎn)換為DSP的GPIO口可采集的3.3v信號(hào)，調(diào)理電路采用光耦實(shí)現(xiàn)轉(zhuǎn)換。電路如圖3所示。

圖3 離散信號(hào)調(diào)理電路

3.3 頻率量信號(hào)調(diào)理電路

系統(tǒng)中頻率量信號(hào)主要為發(fā)動(dòng)機(jī)轉(zhuǎn)速信號(hào)與燃油流量信號(hào)。轉(zhuǎn)速信號(hào)來源于轉(zhuǎn)速傳感器，其輸出幅值為0v～5v的方波，有效頻率采集范圍為0Hz～70Hz。流量信號(hào)來源于流量傳感器，其輸出幅值為-1v～1v的正弦波，有效頻率采集范圍為0Hz～2277Hz。由于頻率量信號(hào)為具有不同幅值的方波和正弦波兩種形式，采集時(shí)對(duì)于幅值為0V~5V的方波應(yīng)通過光耦將其整形為DSP捕獲單元可以計(jì)數(shù)的幅值為0V~3.3V的方波。對(duì)于幅值為-1V~1V的正弦波，先通過加法器電路與3.3V基準(zhǔn)電壓相加，使其成為2.3V~4.3V的正弦波，再經(jīng)過電壓比較器與3.3V基準(zhǔn)電壓比較，變?yōu)榉禐?V~3.3V的方波，再經(jīng)過光耦整形后進(jìn)入FPGA濾波模塊進(jìn)行濾波，最后到DSP的數(shù)據(jù)捕獲單元進(jìn)行計(jì)數(shù)。頻率信號(hào)調(diào)理電路如圖4所示。

圖4 頻率信號(hào)調(diào)理電路

3.4 模擬量信號(hào)采集接口電路

模擬量信號(hào)采集時(shí)，DSP使能外部存儲(chǔ)空間片選2（XZCS2），通過地址總線（XA0～XA18）向FPGA中AD轉(zhuǎn)換控制模塊寫入采集信號(hào)所在AD芯片的地址，AD轉(zhuǎn)換控制模塊使能相應(yīng)AD芯片的片選以及相應(yīng)的HOLD信號(hào)啟動(dòng)轉(zhuǎn)換，采集后完成后ADS8364產(chǎn)生EOC信號(hào)，DSP通過地址總線發(fā)送需要讀取存放采集結(jié)果寄存器的地址，通過（A1～A2）選中此寄存器，并使能讀信號(hào)WE，結(jié)果由數(shù)據(jù)總線讀回DSP進(jìn)行處理。BYTE 引腳接低電平，每一個(gè)讀操作均輸出十六位數(shù)據(jù)。接口電路如圖5所示。

圖5 ADS8364與DSP接口電路

3.5 頻率量信號(hào)與離散量信號(hào)采集接口電路

頻率量信號(hào)調(diào)理電路后，經(jīng)過FPGA中的濾波模塊后送到DSP的數(shù)據(jù)捕獲單元1、2進(jìn)行采集。離散量信號(hào)調(diào)理后直接接入DSP的GPIO1、2進(jìn)行采集。接口電路如圖6所示。

圖6 頻率量信號(hào)與離散量信號(hào)采集接口電路

3.6 異步通信單元接口電路

采集后結(jié)果由DSP進(jìn)行運(yùn)算并且打包處理，DSP使能外部存儲(chǔ)空間6引腳（XZCS6），通過地址總線（XA0～XA18）向FPGA中的通信控制模塊寫入需要發(fā)送通道的地址，通信控制模塊使能相應(yīng)通道的片選CSA～CSD，使能寫信號(hào)IOR，通過數(shù)據(jù)總線（D0～D7）將數(shù)據(jù)寫入TL16C554的FIFO接受緩沖器，采集結(jié)果發(fā)送至相應(yīng)的數(shù)據(jù)接收設(shè)備后，發(fā)送就緒信號(hào)TXRDY有效。接口電路如圖7所示。

圖7 TL16C554與DSP接口電路

4 頻率量濾波器設(shè)計(jì)

高速光耦可將傳感器輸出中的毛刺信號(hào)轉(zhuǎn)換為干擾頻率量，毛刺的寬度在0us～2us之間。需采集頻率信號(hào)的最高頻率為2277Hz，所以系統(tǒng)需要采集的最小有效信號(hào)寬度約為1/3ms。毛刺寬度遠(yuǎn)小于有效信號(hào)寬度。濾波時(shí)鐘由80MHz時(shí)鐘經(jīng)過8分頻器后得到10MHz提供。設(shè)置5us以下信號(hào)時(shí)干擾信號(hào)。濾波器采用有限狀態(tài)機(jī)設(shè)計(jì)，共分為初始狀態(tài)（001）、邊沿檢測(cè)狀態(tài)（010）、計(jì)數(shù)狀態(tài)（100）、信號(hào)輸出狀態(tài)（101）和參數(shù)清零狀態(tài)（110）5個(gè)狀態(tài)。狀態(tài)跳轉(zhuǎn)過程如圖8所示。

圖8 濾波器狀態(tài)跳轉(zhuǎn)過程

5 系統(tǒng)軟件設(shè)計(jì)

5.1 DSP初始化程序設(shè)計(jì)

DSP的主要任務(wù)是初始化、管理板上的資源和實(shí)現(xiàn)前端數(shù)字信號(hào)處理的算法。以TI公司提供的CCS為集成開發(fā)環(huán)境。系統(tǒng)上電復(fù)位后, 首先完成DSP自身的初始化,包括配置FLASH塊、設(shè)置I/O模式、定時(shí)器模式、中斷等。流程圖如圖9所示。

5.2 AD采集子程序設(shè)計(jì)需的HOLD保持信號(hào)，啟動(dòng)轉(zhuǎn)換。待ADS8364 轉(zhuǎn)換完成時(shí)，產(chǎn)生EOC中斷信號(hào)給FPGA ，DSP接收到FPGA的C_END信號(hào)后，對(duì)所需的通道結(jié)果寄存器進(jìn)行讀操作，將轉(zhuǎn)換完的數(shù)據(jù)讀出。流程圖如圖10所示。

圖9 系統(tǒng)初始化流程圖

圖10 AD轉(zhuǎn)換流程圖

6 結(jié)束語(yǔ)

設(shè)計(jì)了一種DSP+FPGA結(jié)構(gòu)的數(shù)據(jù)采集系統(tǒng)。對(duì)模擬量、頻率量和離散量信號(hào)都設(shè)計(jì)了調(diào)理電路，針對(duì)頻率量實(shí)現(xiàn)了濾波處理。本系統(tǒng)能夠?qū)崟r(shí)、精確的采集航空發(fā)動(dòng)機(jī)的各項(xiàng)參數(shù)，并且可應(yīng)用于裝配有數(shù)字多功能顯示器的新型電子座艙系統(tǒng)。便于飛機(jī)座艙系統(tǒng)中顯示儀表由精度低、可靠性差、體積大，布局凌亂的模擬組合式向耗電小，無(wú)閃爍，重量輕的新一代數(shù)字式電子座艙系統(tǒng)的升級(jí)。

[1] 朱銘?zhàn)?趙勇,甘泉.DSP應(yīng)用系統(tǒng)設(shè)計(jì)[M].北京電子工業(yè)出版社,2002.

[2] 張雄偉,曹鐵勇. DSP芯片的原理與開發(fā)應(yīng)用(第二版) [M].北京:電子工業(yè)出版社,2008.

[3] 劉寶琴.ALTERA 可編程器件及其應(yīng)用[M].北京:清華大學(xué)出版社,1995.

[4] Atalik，Deniz,Koc.Multi-DSP and FPGA-Based Fully Digital Control System for Cascaded Multilevel Converters Used in FACTS Applications[J].IEEE transactions on industrial informatics,2012,(3):12-16．

[5] Ming-Huan,LeeKuo-Kai,ShyuPo-Lei Lee.Hardware Implementation of EMD Using DSP and FPGA for Online Signal Processing[J].IEEE Transactions on Industrial Electronics, 2011,(6):83-87．

在外部時(shí)鐘信號(hào)的作用下，DSP通過FPGA提供ADS8364所

Design of Aeroengine Parameter Sampling System

Design of a DSP + FPGA structure of the data acquisition system on the basis of electronic cockpit display system of active fighter at home and abroad. Able to collect the aero engine parameters, and can be applied to the new electronic cockpit with multifunction digital display systems. The system is effective to achieve the acquisition of the various signals and the frequency signal can be effectively filtering.

DSP + FPGA structure; Asynchronous communication unit; ADS8364; Frequency filtering

TP368

A

1008-1151(2015)03-0024-03

2015-02-15

韓亮（1985－），男，陜西咸陽(yáng)人，中航工業(yè)西安航空計(jì)算技術(shù)研究所助理工程師，研究方向?yàn)橛?jì)算機(jī)應(yīng)用。