路 昱 高 博 高 亮 朱俐穎
(1.上海電力學院,上海 200090;2.安徽電力科學研究院,合肥 230601)
變電站形態(tài)由傳統(tǒng)變電站發(fā)展為智能變電站后,變電站的運行維護手段沒有得到有效提升。設備出現(xiàn)異常后,仍須檢修人員攜帶備品備件迅速趕往現(xiàn)場進行設備維護或更換。如果沒有備品備件或故障原因復雜,還需要等待廠家工程服務人員去現(xiàn)場服務。這些都增加了設備停運時間及檢修、工程服務人員的勞動強度[1]。在智能變電站實踐過程中,二次系統(tǒng)由過程層設備實現(xiàn)與一次系統(tǒng)的采樣控制接口,間隔層設備與工程現(xiàn)場不再直接聯(lián)系,間隔層設備所需信息在智能變電站中全部通過通信方式獲得,間隔層設備的硬件和軟件平臺的設計可以實現(xiàn)一定程度的通用化,不同功能的間隔層設備可以采用通用的硬件和軟件平臺,可以由應用軟件實現(xiàn)面向不同設備以及不同工程現(xiàn)場的間隔層功能。隨著計算機技術的發(fā)展,應用軟件的動態(tài)裝載技術已經(jīng)成為可能,因此,動態(tài)重組在此基礎上深入研究智能變電站二次間隔層設備的通用化技術和備用技術,并研究二次設備失效后備用設備的應用軟件的動態(tài)裝載技術和在線啟運技術,實現(xiàn)根據(jù)間隔層失效設備在線配置所需的應用軟件并動態(tài)起動備用設備,在極短時間內即可恢復已失效功能,實現(xiàn)二次功能的備用部分的自動替代性恢復,從而及時恢復系統(tǒng)完整性并提供給檢修人員充裕的時間處理故障。
本文將信息工程領域的計算機軟件技術——信息重構技術引入智能變電站二次系統(tǒng)設計中,闡述了動態(tài)重構技術應用于智能變電站二次系統(tǒng)的適用性,提出了可用于二次系統(tǒng)的設計理念。
系統(tǒng)重構在開發(fā)早期是作為信息工程領域的技術,主要用于修改代碼結構和流程設計。隨著這項技術的不斷發(fā)展,其技術不斷形成系統(tǒng),目的在于不改變已有系統(tǒng)功能的情況下,通過修改系統(tǒng)的運行方式來滿足需求變化。
動態(tài)重構是指在系統(tǒng)實時運行的過程中對功能進行動態(tài)配置[2]。其實現(xiàn)方式如圖1所示。
圖1 動態(tài)重構方式
動態(tài)重構在現(xiàn)階段功能實現(xiàn)主要包括軟件重構、硬件重構以及二者的協(xié)同[3]。軟件部分屬于軟件工程研究領域范疇;硬件重構技術多基于現(xiàn)場可編程門陣列(FPGA)實現(xiàn),可重構控制模塊能夠驅動 FPGA 實現(xiàn)資源的高速功能變換,目前FPGA 越來越成為可重構技術的熱點;軟硬件的協(xié)同技術指根據(jù)系統(tǒng)功能需求,統(tǒng)籌考慮性能、成本等因素合理配置軟硬件功能,可以有效提高效率,節(jié)約成本[4]。
二次監(jiān)測評估及重構管理系統(tǒng)實現(xiàn)主運行設備與重構設備的監(jiān)測信息采集、根據(jù)規(guī)則庫評估設備運行狀態(tài)、匹配重構控制策略、管控主運行設備與重構設備的切換等任務。同時,二次監(jiān)測評估及重構管理系統(tǒng)的運行狀態(tài)及監(jiān)控信息傳給站控層監(jiān)控系統(tǒng),實現(xiàn)站控層監(jiān)控系統(tǒng)的一體化信息采集。
動態(tài)重構基礎按照系統(tǒng)結構分為過程層、間隔層和站控層,在這一點上與智能變電站相配合,所不同之處在于間隔層增加了備用的IED,站控層增加了管控主機。如圖2所示。
圖2 二次系統(tǒng)重構實現(xiàn)架構圖
管控主機可以監(jiān)視全站IED 的狀態(tài)變量,在線評估IED 運行狀態(tài),而管控主機可以控制和管理全站IED。在某個IED 故障時,給予告警并記錄信息,同時顯示故障IED 的歷史運行信息,對故障進行分析,并指導運行人員做出判斷,這樣實現(xiàn)IED 重構。
目前的動態(tài)重構設備多采用主CPU 和FPGA 共同組成的多處理器做為硬件平臺,通過運行操作系統(tǒng),完成系統(tǒng)的硬功功能。硬件平臺基于嵌入式計算機,通信協(xié)議包括MMS、GOOSE、IEEE1588 等通信服務,可以滿足智能變電站即插即用的要求;軟件平臺采用操作系統(tǒng)和嵌入式數(shù)據(jù)庫。
CPU 板的軟件包括硬件驅動、系統(tǒng)級平臺、通信、應用、人機、測試及自檢等幾大部分,操作系統(tǒng)選用嵌入式實時系統(tǒng)vxWorks,利用中斷機制及任務機制,來協(xié)調處理不同功能。硬件驅動部分主要包括與硬件有關的驅動程序及硬件管理程序,包括內存分配、網(wǎng)口驅動、人機接口收發(fā)、維護接口驅動、文件系統(tǒng)管理、信號燈、對時驅動等的管理等。
系統(tǒng)軟件平臺的功能主要包括系統(tǒng)管理、硬件自檢、軟件校驗、時間處理、以及必要的信息打印輸出等。
軟件系統(tǒng)作為一個平臺,組織結構上具有相當?shù)纳炜s性、靈活性,因此采用當前主流的、具有多進程/多線程、準實時的嵌入式操作系統(tǒng)。應用軟件的結構組成采用了多進程和共享內存數(shù)據(jù)庫,各個進程以共享內存數(shù)據(jù)庫為中心進行數(shù)據(jù)交互和消息交換,由管理進程進行各個應用進程的協(xié)調起動、運行狀態(tài)監(jiān)護。
利用共享內存數(shù)據(jù)庫,管理進程程序通過搭配不同的應用進程,可以靈活的實現(xiàn)多種應用系統(tǒng)。增加新的功能,就增加起動一個相應的進程;不需要的功能,只是簡單的不起動一個相應的進程;這些都由配置通過管理進程程序來實現(xiàn),具有很好的開放性、靈活性。一個應用進程的出錯,不會影響到整個應用系統(tǒng)的運行,具有良好的可靠性、安全性。
其應用功能主要包括通信處理、重構功能實現(xiàn)、配置參數(shù)等管理以及裝置的整體校驗測試等。
設備數(shù)據(jù)及信息的流向如圖3所示。設備從網(wǎng)絡口數(shù)據(jù)緩沖區(qū)讀入GOOSE 報文,解析后處理成開關量輸入,存入“原始數(shù)據(jù)緩沖區(qū)”。配置、參數(shù)的修改維護由就地人機或通信完成,存放于“配置、參數(shù)區(qū)”。設備根據(jù)預設的配置、參數(shù),實現(xiàn)應用功能,由此而產(chǎn)生的設備狀態(tài)及輸入狀態(tài)的標志等置入“設備狀態(tài)監(jiān)測狀態(tài)標志區(qū)”,產(chǎn)生的各種報文置入“soe 報文緩沖區(qū)”,發(fā)出的控制指令置入“GOOSE報文緩沖區(qū)”。通信和人機從各緩沖區(qū)中獲得所需的數(shù)據(jù),實現(xiàn)就地顯示、控制或傳向其他設備交互信息。
圖3 數(shù)據(jù)及信息流
目前的重構設備主要由CPU 板主板和網(wǎng)絡接口板組成。
1)CPU 板
CPU 板包括CPU 主板和CPU 的FPGA 板
(1)CPU 板主板
CPU 插件的主CPU采用 MPC8377E 。MPC8377E 處理器采用 e300 core,主頻可達667MHz;帶MMU,DDR2 內存最高400MHz;32位Local Bus,最高133MHz,支持Nand Flash 起動;32 位PCI 總線,最高66MHz;兩個PCI-E 接口;兩個SATA 接口;兩個10/100/1000Mbit 的以太網(wǎng)接口;一個USB2.0 接口;兩個UART;兩個I2C;一個SPI。如圖4所示。
圖4 CPU 板插件硬件框架
CPU 板主變的主要資源如圖5所示。
圖5 MPC8377 模塊框圖
(2)CPU 板的FPGA 板
CPU 板的FPGA 實現(xiàn)的功能比較復雜,為數(shù)據(jù)處理的核心部分。
FPGA 同時接收左向和右向網(wǎng)絡板FPGA 的數(shù)據(jù),并按照相應的順序填寫到SDRAM 中,并使能中斷信號,提示CPU 可以接收網(wǎng)絡數(shù)據(jù)。
由于SDRAM 不能同時讀寫。當CPU 響應FPGA中斷接收數(shù)據(jù)時,將會同時占用 FPGA 和一片SDRAM 的Local Bus,如果此時網(wǎng)絡板FPGA 有數(shù)據(jù)包傳遞進來的話,就只能緩沖到第二塊SDRAM。然后發(fā)起中斷,提示數(shù)據(jù)到來,CPU 將會讀取第二塊SDRAM,以此類推,由兩塊SDRAM 實現(xiàn)了雙口RAM 的功能。
由于CPU 與FPGA 之間只有一個Local Bus 接口,當CPU 與SDRAM 進行數(shù)據(jù)通信時,Local Bus會被占用,此時CPU 無法訪問FPGA,最好增加一個SPI 接口,CPU 可以通過SPI 接口適時訪問FPGA。
2)網(wǎng)絡接口板
每個網(wǎng)絡接口板配置8 個網(wǎng)絡接口。每個以太網(wǎng)口均有l(wèi)ink 及act 指示燈,用于表征各網(wǎng)絡接口及接口板的工作狀態(tài)。通過更換元器件可實現(xiàn)網(wǎng)絡的電接口或光接口。網(wǎng)絡接口板通過FPGA 實現(xiàn)以太網(wǎng)口驅動、網(wǎng)絡接口板與CPU 板的通信。網(wǎng)絡接口板與背板聯(lián)絡,為光纖接口和CPU 通信傳遞信息。網(wǎng)絡接口板與CPU 板之間采用光纖通信。
網(wǎng)絡接口網(wǎng)絡板硬件框圖如圖6所示,主要由以下三部分組成:①FPGA 模塊,主要實現(xiàn)FPGA封包解包邏輯、8 個10/100M MACs、LVDS 高速總線控制器以及SDRAM 存儲器控制器;②SDRAM模塊,主要實現(xiàn)網(wǎng)絡數(shù)據(jù)幀的存儲、轉發(fā);③PHYs模塊,包括8 個10/100M 以太網(wǎng)PHY 芯片。PHY芯片建議選RTL8208B,該芯片為8 路10/100Base- T/TX 和100Base-FX PHY,也可以選擇RTC8201 或 IP101A 等芯片。板采用子母板設計方式。
圖6 網(wǎng)絡板FPGA 功能模塊
1)系統(tǒng)邏輯
FPGA 設計包括CPU 板FPGA 設計和網(wǎng)絡板FPGA 設計兩部分。網(wǎng)絡板的FPGA 主要實現(xiàn)擴展網(wǎng)絡功能和網(wǎng)絡數(shù)據(jù)的解碼功能;CPU 板的FPGA主要實現(xiàn)CPU 與FPGA 之間的數(shù)據(jù)通信以及與網(wǎng)絡板FPGA 的交互數(shù)據(jù)的功能[5]。功能如圖7所示。
圖7 FPGA 系統(tǒng)連接圖
2)FPGA 邏輯功能
其主要功能是完成8 個以太網(wǎng)MAC 與串行的高速LVDS 總線之間的通信??梢詫崿F(xiàn)8 個10/100M MAC 與8 個PHY 芯片進行數(shù)據(jù)交互。為每一個MAC 設計兩個幀的緩沖區(qū),每個緩沖區(qū)大小為2048字節(jié);同時可以實現(xiàn)LVDS 本方案考慮使用LVDS接口實現(xiàn)FPGA 之間的互聯(lián)。FPGA 收到網(wǎng)絡數(shù)據(jù)包之后,通過8b/10b 編碼轉換成(至少)1Gbps 的網(wǎng)絡數(shù)據(jù)流,將其傳輸?shù)紺PU 板的FPGA。但由于封包解包邏輯8 個以太網(wǎng)MAC 的數(shù)據(jù)是并行的,而LVDS 總線是串行的,所以還要考慮:LVDS 選擇性的從8 個MAC 讀取數(shù)據(jù)傳輸。其選擇MAC 的順序是1 至8,而后繞回到1;其選擇依據(jù)是當前MAC 的緩沖區(qū)是否有合法的數(shù)據(jù)幀,如果有則發(fā)送,沒有則直接跳過。LVDS 傳輸?shù)膸袷饺鐖D8所示。
圖8 LVDS 幀格式
本文根據(jù)智能變電站二次功能實現(xiàn)的工程設計,研究了智能變電站二次系統(tǒng)動態(tài)重構,提出了動態(tài)重構功能的硬件及軟件解決方案。在研究過程中,以智能變電站二次功能實現(xiàn)的各個環(huán)節(jié)為基礎,研究了智能變電站基于信息共享的二次設備功能軟件構造技術及功能軟件組件實現(xiàn)技術。
重構技術在智能變電站運行及維護工作中的自愈、自適應、自恢復等方面具有一定優(yōu)勢,為智能變電站二次系統(tǒng)提供了新的手段,增加了二次系統(tǒng)運行的靈活性,有利于推動變電站智能化進程。
[1] 李俊剛,宋小會,狄軍峰,等.基于IEC 62439-3 的智能變電站通信網(wǎng)絡冗余設計[J].電力系統(tǒng)自動化,2011,35(10): 70-73.
[2] 南希,龔龍慶,田衛(wèi),等.基于FPGA 的動態(tài)可重構系統(tǒng)設計與實現(xiàn)[J].現(xiàn)代電子技術,2009,32(6): 4-7,11.
[3] 周純杰,向純潔,陳輝,等.可重構技術及其在網(wǎng)絡控制系統(tǒng)中的應用綜述[J].控制與決策,2007,22(11): 1201-1207.
[4] 陳宇,李仁發(fā),朱海,等.可重構片上系統(tǒng)設計流程中的動態(tài)重構問題研究[J].計算機研究與發(fā)展,2012,49(3): 646-660.
[5] 尚麗娜,徐新民.FPGA 動態(tài)重構技術在算術邏輯單元中的應用[J].電子器件,2007,30(3): 1091-1094.