同步降壓電路的EMI改進(jìn)

程曼麗

（飛利浦〈中國(guó)〉投資有限公司，中國(guó) 上海200230）

開(kāi)關(guān)電源中，降壓Buck電路是常見(jiàn)的一種，它主要分為常規(guī)的buck和同步buck。 常規(guī)的buck主要有功率MOSFET,二極管和電感組成。同步buck把其中的二極管用另一個(gè)功率MOSFET代替，可以大大減小在電流連續(xù)模式時(shí)普通的buck回路里二極管的損耗。一般同步buck主要應(yīng)用在大電流CCM模式。

本實(shí)驗(yàn)中所測(cè)同步buck，采用了相應(yīng)的改進(jìn)EMI措施，以加強(qiáng)其電磁兼容性（EMC）。

1 同步Buck系統(tǒng)的電磁干擾分析

下面討論EMI產(chǎn)生的原因。實(shí)驗(yàn)所測(cè)同步Buck主電路主要由功率MOS管上管Q1、功率MOS管下管Q2、電感L、濾波電容C組成。輸入端為36V，輸出端是24V，輸出電流為13A。該電路工作在電流連續(xù)模式。

當(dāng)上管MOSFET Q1打開(kāi)時(shí)，電流通過(guò)輸入、Q1、電感L流向負(fù)載。Q1關(guān)斷時(shí)，通過(guò)肖特基二極管D2續(xù)流直到下管MOSFET Q2打開(kāi)。然后由Q2續(xù)流直到它被關(guān)斷，然后由二極管續(xù)流，一直到下一個(gè)周期啟動(dòng)。該電路流過(guò)電感和輸出電容的電流是連續(xù)的，不是電磁干擾的主要來(lái)源。存在問(wèn)題的主要是流過(guò)Q1，Q2，D2的電流和電壓波形，它們分別是階躍波和方波，能產(chǎn)生高頻的諧波干擾。因此該電路的騷擾源主要是功率開(kāi)關(guān)器件Q1，Q2的高速開(kāi)關(guān)動(dòng)作和整流二極管的反向恢復(fù)產(chǎn)生的電流的變化（di/dt）及電壓的變化(dv/dt)以傳導(dǎo)和輻射的方式在周?chē)h(huán)境中產(chǎn)生EMI干擾。同時(shí)Q1，Q2在開(kāi)關(guān)過(guò)程中還通過(guò)寄生電感和雜散電容產(chǎn)生振蕩，開(kāi)關(guān)過(guò)程越快，振蕩越明顯，電壓尖峰越高，EMI越強(qiáng)。

2 電磁干擾的抑制措施

2.1 開(kāi)關(guān)頻率

減小開(kāi)關(guān)頻率會(huì)改善EMI。本實(shí)驗(yàn)中，開(kāi)關(guān)頻率由初始的100kHz降為80kHz。相關(guān)文獻(xiàn)表明采用抖頻技術(shù)，也可以分散諧波干擾的能量并顯著改善EMI，采用頻率抖動(dòng)技術(shù)時(shí)，諧波幅值可以減低并變得光滑，高次諧波接近連續(xù)響應(yīng)。因?yàn)闀r(shí)間關(guān)系，本實(shí)驗(yàn)中沒(méi)有驗(yàn)證，但是不失為一種解決EMI考慮的方向。

2.2 合理設(shè)計(jì)MOSFET驅(qū)動(dòng)

本設(shè)計(jì)中適當(dāng)增大MOSFET驅(qū)動(dòng)電阻，可以使開(kāi)關(guān)管的開(kāi)關(guān)變慢，顯著減小di/dt和dv/dt。

2.3 緩沖snubber電路

為了抑制高頻開(kāi)關(guān)MOSFET和續(xù)流二極管，可以增加和優(yōu)化snubber緩沖電路。本實(shí)驗(yàn)中采用的是在上管Q1和下管Q2兩端都并上RC緩沖電路進(jìn)行抑制，它可以減緩開(kāi)關(guān)管的漏極和源極之間的電壓上升率。

當(dāng)MOSFET關(guān)斷時(shí)，寄生電感中的能量通過(guò)緩沖電阻R對(duì)緩沖電容C充電。緩沖電容越大，產(chǎn)生的尖峰電壓就越小，當(dāng)MOSFET導(dǎo)通時(shí)，緩沖電容C中存儲(chǔ)的電壓尖峰的能量通過(guò)緩沖電阻R消耗掉。

2.4 濾波電容

高頻電流應(yīng)該由輸入電容和輸出電容旁路掉，需要確保輸入輸出電容在所關(guān)心的頻率下具有足夠低的阻抗。電容引線盡量短，以減小導(dǎo)線電感。在盡量靠近Q1漏極的地方增加高頻電容，過(guò)濾高頻信號(hào)。

2.5 輸入導(dǎo)線套磁環(huán)

輸入端加磁環(huán)應(yīng)確保其輸入阻抗在需要抑制的頻段保持高的阻抗以起到阻隔作用。本實(shí)驗(yàn)所加鎳鋅磁芯的阻抗在30MHz～100MHz為150～250 Ohm。

2.6 MOS管上套磁珠

磁珠在不同地方起到的作用不同，可以在MOS管上套磁珠，MOS管上套磁珠主要是抑制開(kāi)關(guān)尖峰或高頻振蕩，在不同的管腳上起的作用也不同。實(shí)驗(yàn)驗(yàn)證在上管S端，下管D端套小磁珠均有作用，一般推薦在MOS管D端套小磁珠，以避免對(duì)GS驅(qū)動(dòng)波形造成影響。最佳選擇為非晶小磁珠，它有很好的飽和特性，它在很小的磁場(chǎng)強(qiáng)度下立即飽和，只在極短的時(shí)間內(nèi)產(chǎn)生一定阻抗，可以抑制電流的尖波。

2.7 散熱片接地

由于電流連續(xù)工作模式，且電流很大，MOSFET一般選擇TO-220器件，且必須加散熱片連接于MOSFET漏極。Q2的漏極電壓是高頻變化，最好將其與散熱器電氣隔離，避免使散熱片成為輻射天線。然而散熱片和大地之間具有一定的分布電容，隨著MOSFET開(kāi)關(guān)，迅速變化的漏極電壓仍然會(huì)通過(guò)分布電容向大地流入電流。因此將散熱片直接接到PCB的地上以獲得穩(wěn)定電平可以有效抑制EMI。

2.8 PCB布板

PCB板上元器件的放置和布線設(shè)計(jì)對(duì)開(kāi)關(guān)電源EMC性能有極大的影響。在高頻開(kāi)關(guān)電源中，PCB板上既有低壓小信號(hào)控制線，又有高壓大電流電源線，同時(shí)還有各種高頻功率開(kāi)關(guān)以及磁性元件，如何在PCB板有限空間內(nèi)合理放置元器件位置，以及合理布線將直接影響電路中各元器件的抗干擾性和工作的可靠性。

1）放置MOSFET Q1、Q2、電感L、輸入電容和輸出電容時(shí)要注意這些元器件要盡可能的彼此緊靠，特別是Q2和輸入輸出電容的地連接，以及輸入電容和Q1的連接。這樣有助于最大限度減小電流回路的尺寸，尤其是那些大電流的回路。電流環(huán)越大，不僅對(duì)外輻射磁場(chǎng)越大，還會(huì)增加雜散電感，在載有高頻電流的線上引起電壓尖刺。同時(shí)，電路環(huán)路之間的非金屬區(qū)域應(yīng)盡可能的小，而走線寬度應(yīng)盡可能大，以達(dá)到最低磁場(chǎng)強(qiáng)度。

2）在布線時(shí)使開(kāi)關(guān)管Q2的漏極連線盡量短、粗，以減小導(dǎo)線的寄生電感。該節(jié)點(diǎn)會(huì)產(chǎn)生電場(chǎng)輻射，縮小節(jié)點(diǎn)面積，并在鄰近設(shè)置地平面,屏蔽該電場(chǎng)。但是也不能太近，否則會(huì)增加雜散電容，降低效率，導(dǎo)致電壓振鈴。

3）高頻回路盡量避免出現(xiàn)過(guò)孔，因?yàn)檫^(guò)孔的感應(yīng)系數(shù)較大。過(guò)孔可用于連接主開(kāi)關(guān)回路和其他回路，其雜散電感有助于將快速電流限制在局部平面。

4）其他元件包括控制器IC等低電平信號(hào)，為避免串?dāng)_，應(yīng)與功率元件分開(kāi)放置?？梢栽O(shè)置數(shù)字地以區(qū)分主功率回路的模擬地。模擬地和數(shù)字地應(yīng)只在一點(diǎn)連接

5）在設(shè)計(jì)印刷電路板時(shí)，應(yīng)盡量降低電源線和地線的阻抗。因電源線、地線和其它印刷線都有電感，當(dāng)電源電流變化較大時(shí)，會(huì)產(chǎn)生較大壓降，而地線壓降是形成公共阻抗干擾的重要因素，所以應(yīng)盡量縮短地線，盡量加寬電源線和地線。

6）輻射噪聲表現(xiàn)為電場(chǎng)或磁場(chǎng)的形式，電場(chǎng)強(qiáng)度正比于電位差，反比于距離。在電路板上，利用多層線路板，在電路與高電位之間設(shè)置一個(gè)接地層，就可以對(duì)電場(chǎng)起到屏蔽作用，減小電場(chǎng)干擾。本實(shí)驗(yàn)PCB選擇四層板，中間一層布線時(shí)盡量使其成為完整的地平面。

3 實(shí)驗(yàn)驗(yàn)證

根據(jù)以上的分析所得出的原則對(duì)最初設(shè)計(jì)進(jìn)行修改并做輻射測(cè)試對(duì)比結(jié)果如下，可以看出，經(jīng)過(guò)各種EMI抑制方法，產(chǎn)品的輻射大幅減小，最終滿足了CISPR22 Class A的要求。

圖1 改進(jìn)前后測(cè)試對(duì)比

4 結(jié)語(yǔ)

本文給出同步降壓電路各種EMI抑制的方法，對(duì)比修改樣品前后的輻射數(shù)據(jù)，有效驗(yàn)證了這些方法的可行性和正確性，為以后類(lèi)似電路的電磁兼容設(shè)計(jì)提供一定的參考。

［1］Keith Billings.張占松,汪仁煌.開(kāi)關(guān)電源手冊(cè)[M].謝麗萍,譯.人民郵電出版社,2006.

［2］張占松,蔡宣三.開(kāi)關(guān)電源的原理與設(shè)計(jì)[M].北京：電子工業(yè)出版社,2004.

［3］白同云.電磁兼容設(shè)計(jì)[M].2版.北京：北京郵電大學(xué)出版社,2011.

［4］毛昭祺,呂征宇.抑制Buck電路同步整流管漏極尖峰的方法[J].電力電子技術(shù),2006,40(1)：55-56.