基于FPGA的載波移相PWM發(fā)生器設(shè)計

，，，，

（1.上海交通大學(xué)電力傳輸與功率變換控制教育部重點實驗室，上海 200240；2.中國南方電網(wǎng)有限責(zé)任公司調(diào)峰調(diào)頻發(fā)電公司，廣東廣州 510630）

1 引言

多電平功率變換電路可以使耐壓值較低的全控型電力電子器件可靠地應(yīng)用于高壓大功率領(lǐng)域，并能有效減少PWM控制所產(chǎn)生的高次諧波[1]。載波移相PWM調(diào)制方法則是一種標(biāo)準的多電平功率變換技術(shù)的控制法。

多電平變換器輸出電平數(shù)多，需要的計算量大，對采用的處理器的計算功能、快速性和I/O接口功能要求高，對算法的性能要求更高[2-4]。為了滿足多電平變換器的需求，本文設(shè)計實現(xiàn)了一種主從兩級結(jié)構(gòu)的PWM發(fā)生器。其中，上位機為DSP+FPGA（可編程邏輯器件）結(jié)構(gòu)，DSP和FPGA分別實現(xiàn)了調(diào)制信號的生成與輸出，二者之間的數(shù)據(jù)交換通過地址總線和數(shù)據(jù)總線進行。下位機通過光纖與上位機進行串行通信，使用FPGA芯片解碼并實現(xiàn)PWM信號的輸出。

這種上下位機的設(shè)計，既利用了DSP高運算速度和FPGA靈活易擴展的特點，也使得上下位機的FPGA的資源互不占用并開銷下降，節(jié)省了成本。此外，由于上下位機功能相對獨立，開發(fā)設(shè)計更加簡單快速，現(xiàn)場調(diào)試更加靈活方便。

2 載波移相PWM技術(shù)

載波移相技術(shù)PWM是一種優(yōu)秀的開關(guān)調(diào)制策略，適用于大功率組合變流器和級聯(lián)型多電平功率控制。其基本原理[5-6]是用同一調(diào)制波與多個相位均勻移動的三角載波分別進行比較獲得多個SPWM波形，這些波形疊加起來構(gòu)成PS-SPWM波形。

在PS-PWM下，以N個H橋級聯(lián)拓撲結(jié)構(gòu)為例進行分析，其拓撲結(jié)構(gòu)如圖1所示。單相需要2N個幅值和頻率完全相同的三角波作為載波且任意2個相鄰載波的相移為

圖1 N個H橋級聯(lián)功率變換器拓撲結(jié)構(gòu)Fig.1 The topology of cascaded N H-bridge power converter system

3 PWM發(fā)生器的設(shè)計與實現(xiàn)

3.1 PWM發(fā)生器的系統(tǒng)結(jié)構(gòu)

如圖2所示，級聯(lián)功率變換器的PWM發(fā)生器由上位機和下位機2層的1對多結(jié)構(gòu)構(gòu)成。整個系統(tǒng)由唯一的上位機進行控制；而每一個H橋功率單元需要一個對應(yīng)的下位機實現(xiàn)對相應(yīng)開關(guān)管的控制。

圖2 主從結(jié)構(gòu)系統(tǒng)框圖Fig.2 The block diagram of master-slave structure system

上位機的系統(tǒng)結(jié)構(gòu)如圖3所示，DSP作為實現(xiàn)功率控制的控制器，而FPGA負責(zé)上下位機間的通信。DSP通過外圍電路獲得網(wǎng)側(cè)和直流側(cè)電氣量的測量值。這些數(shù)據(jù)在DSP內(nèi)部通過功率控制算法處理后，產(chǎn)生并向FPGA輸出數(shù)字化的調(diào)制波序列。FPGA作為通信模塊將DSP輸入的數(shù)字化調(diào)制波進行串行編碼，并通過光纖串行通信將調(diào)制信號發(fā)送至各個下位機。同時，F(xiàn)PGA也可以將接收各個下位機反饋的工作狀態(tài)信息，送往DSP進行處理。

圖3 上位機系統(tǒng)框圖Fig.3 The control block diagram of upper computer

下位機的系統(tǒng)結(jié)構(gòu)如圖4所示，主要劃分為如下3個模塊：通信模塊、載波發(fā)生器和比較器。載波發(fā)生器產(chǎn)生三角波作為載波信號，通信模塊實現(xiàn)譯碼獲得調(diào)制信號，比較器將二者比較，最終實現(xiàn)PWM信號的輸出。

圖4 下位機系統(tǒng)框圖Fig.4 The system block diagram of lower computer

3.2 PWM發(fā)生器的工作原理

數(shù)字控制中采用規(guī)則采樣法來獲得PWM信號較為方便。H橋單元由對應(yīng)的下位機產(chǎn)生的PWM信號來進行控制。由載波移相原理和本設(shè)計的系統(tǒng)結(jié)構(gòu)可知，互補的2路載波信號與同一調(diào)制信號比較獲得控制左右橋臂所需的2路PWM信號。調(diào)制信號在每個載波周期的固定時刻都應(yīng)該進行1次更新，但由于左右橋臂載波信號互補，對于任意一路載波信號，調(diào)制信號在1個載波周期內(nèi)實際上需要更新2次，如圖5所示。在本設(shè)計中，每經(jīng)過半個載波信號的周期，調(diào)制信號就需要更新1次，即調(diào)制信號更新頻率為載波信號頻率的2倍。這樣也相對提高了產(chǎn)生的PWM信號的準確度。

圖5 規(guī)則采樣法Fig.5 Rule sampling method

調(diào)制信號更新時，下位機的比較器掛起，防止出現(xiàn)錯誤。由于載波的計數(shù)頻率遠高于調(diào)制波的更新頻率，調(diào)制波的更新時刻應(yīng)在載波最高或最低點處，這樣可以避免由于調(diào)制波的更新而產(chǎn)生“毛刺”。

PWM信號由上位機DSP產(chǎn)生的調(diào)制波和下位機FPGA產(chǎn)生的載波比較而獲得，故二者的信號寬度選取應(yīng)是一致的，保證二者具有相同精度，避免因出現(xiàn)“短板”而浪費資源。信號寬度的選取只要同時保證足夠的精度，并控制了系統(tǒng)資源的開銷即可。本文的設(shè)計和分析是選取16位信號寬度進行的。

設(shè)下位機載波信號的頻率為f0，上位機輸出的調(diào)制波的更新頻率為fM。圖6為5電平SPWM波形圖，載波信號的頻率為f0，則系統(tǒng)等效的載波頻率為4f0。

圖65電平SPWMFig.6 Five-level SPWM

對于單相的N個H橋級聯(lián)功率變換器，系統(tǒng)由1個上位機和N個下位機構(gòu)成。PWM的輸出需要2N路載波信號，則調(diào)制信號的更新頻率應(yīng)為載波頻率的4N倍。但由于1路調(diào)制信號同時用于2路PWM信號的輸出，故調(diào)制波更新的頻率可減半。從上述分析可知，如實現(xiàn)調(diào)制波下發(fā)的通信功能，上位機上調(diào)制波的更新頻率fM要滿足：

調(diào)制波的計算是在DSP內(nèi)部完成，所以2Nf0也是DSP計算調(diào)制波的循環(huán)速度的下限。而在三相系統(tǒng)的情況下，調(diào)制波計算速度則至少是6Nf0。

顯而易見，整個控制系統(tǒng)中上位機和下位機應(yīng)保持嚴格的時序關(guān)系。

由于控制系統(tǒng)分布式的特點，上位機與N個下位機有各自獨立的時鐘信號。但考慮到不同下位機的內(nèi)部時鐘可能存有差異，需要由上位機進行統(tǒng)一的時序管理。為了提高時序的準確性和可靠性，每隔半個載波周期在更新調(diào)制信號的同時，也要對載波信號本身進行1次“校準”，即重置為某一固定相位（對應(yīng)為某一固定值）?！靶省钡拿钣缮衔粰C發(fā)出，從而實現(xiàn)了上位機對下位機載波時序的管理。

由于調(diào)制比一般小于1，調(diào)制信號的值一般處于載波最大值和最小值之間，將“校準”時刻設(shè)置在載波最高點和最低點處，可以避免由于載波突變而產(chǎn)生的“毛刺”脈沖。故上位機定時輪循給各個下位機發(fā)出“校準”命令，下位機收到“校準”命令后立即將載波信號計數(shù)置為FFFF或者0000。

上下位機之間的通信由FPGA作通信模塊，通過光纖進行串行通信完成。本文選用FPGA設(shè)計靈活、擴展性強；選用光纖則避免了復(fù)雜電氣環(huán)境的干擾[7]。上位機與1個下位機的通信需要使用2根光纖才能實現(xiàn)雙向通訊，一根用來傳輸上位機向下位機發(fā)送控制命令，另一根用來傳輸下位機向上位機的反饋信息。

上位機向下位機發(fā)送控制命令時，上位機的FPGA作為編碼器將調(diào)制波編碼并發(fā)送，下位機的FPGA內(nèi)部構(gòu)建移位寄存器作為解碼器進行解碼，獲得調(diào)制信號、控制命令等信息。由上述分析可知：如圖7所示，完整的數(shù)據(jù)幀應(yīng)包括起始位、數(shù)據(jù)位、校準位、校驗位和停止位。

圖7 通信數(shù)據(jù)格式Fig.7 The data format of communication

設(shè)完整的數(shù)據(jù)有nt位，由于各路調(diào)制信號控制的相對獨立，上位機發(fā)送給下位機的串行信號需要在半個載波周期內(nèi)產(chǎn)生傳輸完畢，因此控制信號發(fā)送的比特率Rbit至少需滿足：

由于載波的頻率f0通常為幾kHz或者十幾kHz，顯然，對于普通的FPGA芯片都是足以勝任的。

上下位機間的通信是雙向的，下位機需要向上位機反饋下位機的工作狀態(tài)，包括當(dāng)前工作溫度、電壓以及工作是否正常、是否存在故障等信息。反饋信號的完整數(shù)據(jù)幀也應(yīng)包括起始位、數(shù)據(jù)位和停止位，由于反饋信息簡單于控制命令，故不再贅述。

H橋單元同一橋臂的上下2個開關(guān)管在理想情況下，開關(guān)管的狀態(tài)應(yīng)該始終相反。但實際情況下，由于每個開關(guān)管的導(dǎo)通和關(guān)斷都有一定的延時，若同一橋臂的上下2個開關(guān)管同時導(dǎo)通，2個功率開關(guān)管會因直流側(cè)直通短路而損壞。為了避免出現(xiàn)這種情況，下位機對開關(guān)管的控制要設(shè)置死區(qū)。

實現(xiàn)死區(qū)功能通過在下位機的FPGA設(shè)置1個計數(shù)器來進行延時。如圖8所示，考慮死區(qū)時間，同一橋臂的上下2個開關(guān)管的開關(guān)過程分為4個階段。FPGA捕捉到PWM信號上升沿，進入第1階段。下位機向下管發(fā)送關(guān)斷信號，F(xiàn)PGA內(nèi)部的延時計數(shù)器開始工作，從零開始自加。當(dāng)計數(shù)器達到設(shè)定值時，下位機向上管發(fā)送開通信號，進入第2階段。當(dāng)FPGA捕捉到PWM信號下降沿時，進入第3階段。下位機向上管發(fā)送關(guān)斷信號，延時計數(shù)器再次開始工作，從設(shè)定值開始自減。當(dāng)計數(shù)器減少為0時，進入第4階段，下位機向下管發(fā)送開通信號。延時計數(shù)器的設(shè)定值Nd由開關(guān)管的關(guān)斷時間toff和計數(shù)器使用的時鐘頻率fc確定。

圖8 死區(qū)實現(xiàn)Fig.8 The implementation of dead time

IGBT一般在μs級時間內(nèi)可以完全關(guān)斷，假設(shè)為3 μs，若取50 MHz的FGPA時鐘頻率，則Nd可設(shè)為200，即FPGA內(nèi)構(gòu)造8位寄存器作為計數(shù)器即可滿足設(shè)計要求，實現(xiàn)死區(qū)。

對于三相×12個H橋級聯(lián)功率變換器，共需要1個上位機和36個下位機來構(gòu)成整個控制系統(tǒng)。實現(xiàn)單相控制需要24路PWM信號，載波相移的相位為1/24個載波周期。調(diào)制波為工頻50 Hz，載波信號的頻率選用1 kHz，載波比為20，則其等效載波頻率達到24 kHz。上位機上調(diào)制波的更新頻率fM要滿足：

由于三相調(diào)制波的計算均在DSP中完成，DSP計算調(diào)制波的循環(huán)速度下限為72 kHz。

設(shè)計的上位機與下位機的通訊幀中，調(diào)制信號的信號寬度16位，另保留16位供實現(xiàn)其他的擴展功能，則數(shù)據(jù)位設(shè)置為32位。停止位和校準位設(shè)置為2位，起始位、奇偶校驗位設(shè)置位1位，為保證從上位機發(fā)送到下位機的數(shù)據(jù)在每個載波周期中都能夠得到更新，則調(diào)制信號發(fā)送的比特率Rbit需滿足：

上述計算為實現(xiàn)控制系統(tǒng)功能的最低要求，使用TI公司TMS28F335和Actel公司的Pro-ASIC3/E系列的FPGA即可滿足。

4 設(shè)計驗證

4.1 仿真驗證

本設(shè)計的開發(fā)環(huán)境為Actel公司定的libero9.1開發(fā)套件，其中仿真測試程序為Modsim 6.6d。以每相4個H橋級聯(lián)的三相系統(tǒng)為例分析，輸入為測試Verilog程序中輸入調(diào)制波為正弦信號。進行綜合后仿真，并將電壓波形做歸一化處理，三相電壓波形如圖9所示。

4.2 實測驗證

圖9 三相電壓輸出波形Fig.9 Three-phase output voltage waveform

實測選取載波信號1 kHz，調(diào)制波信號50 Hz，載波比為20。使用示波器實測下位機PWM信號的輸出情況。圖10為H橋左右橋臂對應(yīng)的2路PWM信號波形，波形顯示出相移；圖11為同一橋臂上下開關(guān)管開關(guān)信號波形，波形反相并存在死區(qū)；圖12為死區(qū)波形，3.2 μs的死區(qū)時間滿足關(guān)斷要求。以上波形均符合設(shè)計。

圖10 H橋左右橋臂對應(yīng)PWM信號波形Fig.10 The waveforms of H-bridge PWM signal corresponding left and right bridge arm

圖11 同一橋臂上下開關(guān)管開關(guān)信號波形Fig.11 The waveforms of switch signal upper and lower switches of the same bridge arm

圖12 死區(qū)波形Fig.12 The waveforms of the dead time

5 結(jié)論

多電平變流器需要的PWM發(fā)生器通道數(shù)目遠超常用芯片能提供的PWM發(fā)生器通道數(shù)目，而采用上位機和下位機2層結(jié)構(gòu)構(gòu)成PWM發(fā)生器，在控制各芯片資源開銷的情況下，實現(xiàn)多路PWM的輸出。此外，這種上下位機2層結(jié)構(gòu)也實現(xiàn)了模塊化的系統(tǒng)設(shè)計，具有很強的擴展性，這對于多電平變流器的進一步推廣應(yīng)用有重要的實際意義。

［1］竺偉，陳伯時，周鶴良，等.單元串聯(lián)式多電平高壓變頻器的起源、現(xiàn)狀和展望[J].電氣傳動，2006，36（6）：3-7.

［2］朱凌，劉濤，魯志平，等.基于DSP的載波移相多電平PWM實現(xiàn)方法[J].華北電力大學(xué)學(xué)報，2004，31（5）：21-25.

［3］陳遠華，劉文華，宋強，等.基于FPGA的級聯(lián)逆變器直接PWM發(fā)生器[J].電力系統(tǒng)自動化，2006，30（9）：61-63，75.

［4］李淳，李建林，李彩霞，等.DSP+CPLD實現(xiàn)CPS-SPWM下的單相多電平脈沖[J].高電壓技術(shù)，2006，32（8）：76-78.

［5］葛照強，黃守道.基于載波移相控制的單元串聯(lián)多電平變頻器的分析研究[J].電氣傳動，2006，36（10）：22-25.

［6］江友華，曹以龍，龔幼民，等.基于載波相移角度的級聯(lián)型多電平變頻器輸出性能的研究[J].中國電機工程學(xué)報，2007，27（1）：76-81.

［7］范德和，皮佑國.基于DSP和FPGA的運動控制器高速串行通信設(shè)計[J].組合機床與自動化加工技術(shù)，2011（9）：58-62.