憶阻器的建模及高精度憶阻值讀寫電路的設計*

高耀梁,甘朝暉,尹 力

(武漢科技大學信息科學與工程學院,武漢 430081)

?

憶阻器的建模及高精度憶阻值讀寫電路的設計*

高耀梁,甘朝暉*,尹 力

(武漢科技大學信息科學與工程學院,武漢 430081)

使用現(xiàn)有電路元件設計了一種荷控憶阻器的理論模型。由于把憶阻器應用于存儲器、神經(jīng)網(wǎng)絡、信號處理等領域均涉及到憶阻器的讀寫操作,并且目前憶阻器大多是數(shù)字量0和1的操作,沒有模擬量的操作。所以利用了荷控憶阻器的電荷特性,給出一種描述如何讀取憶阻器的模擬憶阻值的方法。利用了荷控憶阻器的頻率特性,設計了一個反饋式憶阻值寫電路,該電路能夠在憶阻器的阻態(tài)范圍內(nèi)進行任意模擬量的寫操作。仿真結果驗證了設計的正確性。

憶阻器;建模;讀寫電路;SPICE

隨著存儲技術的發(fā)展,傳統(tǒng)硅基CMOS技術將達到10 nm極限尺寸,這一嚴峻形勢必將對未來數(shù)據(jù)存儲和計算機發(fā)展形成重大阻礙。隨著蔡少棠提出了憶阻器的概念以后[1],關于憶阻器的研究步伐加快。于2008年HP實驗室研制了憶阻器,它為一種非線性無源電子元件,憶阻值M為流經(jīng)它的電荷q的函數(shù)[2]。當在憶阻器兩端施加正弦電壓信號時,其I-V曲線表現(xiàn)為一個滯回曲線,且與頻率相關。證實了蔡少棠的“憶阻器的阻值取決于經(jīng)過它的電荷數(shù)”的這一想法,并且憶阻值具有非易失性的特點[3]。這將對未來電子領域產(chǎn)生深遠的影響。

因憶阻器具有尺寸小、憶阻值動態(tài)連續(xù)變化、且有非易失性等優(yōu)越的性質(zhì)而受到廣泛關注,研究日趨活躍。比勒菲爾德大學托馬斯博士及其同事于2012年就制作出了一種憶阻器,該憶阻器具有學習能力。2013年,安迪·托馬斯把這種憶阻器用作人工大腦的關鍵部件,成為憶阻器研究的一個重大突破。華中科技大學歷經(jīng)四年研究,已經(jīng)研制出了納米級憶阻器,并且憶阻器的性能穩(wěn)定,拉開我國憶阻器研發(fā)的序幕?；萜諏嶒炇矣?011年設計出更加完備的閉環(huán)反饋電路用于數(shù)據(jù)寫入[4]。對于一個雙極性憶阻器,利用“H橋”的結構,通過電流鏡作為反饋驅(qū)動,實現(xiàn)寫0寫1操作[5]。Huang等人通過運算放大器設計憶阻器數(shù)據(jù)讀取電路。根據(jù)不同阻態(tài)輸出電壓極性不同,以此來判斷憶阻器的阻態(tài)。

由于憶阻器的具有記憶效應和納米工藝的性質(zhì),使它被認為可用于設計更大容量和更快速度的存儲器,逐漸替代現(xiàn)有的存儲器件。此外,憶阻器在自適應的濾波器[6]、神經(jīng)網(wǎng)絡[7]、圖像加密[8]中也得到了應用。

由于憶阻器是一個新型元件,且沒有市場化,所以研究了憶阻器的特性,使用現(xiàn)有的電路原件設計了荷控憶阻器理論模型。胡小方在“脈沖控制憶阻模擬存儲器”一文中提到使用脈沖來寫憶阻器的憶阻值[9],但在實際處理中脈沖寬度不好把握,精度不高,不同的憶阻器置為相同的憶阻值時所需的脈沖寬度不同,所以在應用中有一定的局限,所以在此基礎上描述了讀取憶阻器阻值的方法并且不影響原有憶阻值,然后設計了一個反饋式寫電路,該電路能夠在憶阻器的阻態(tài)范圍內(nèi)進行高精度任意憶阻值的寫操作,且不受憶阻器模型不同的影響,適用于將憶阻器置為一個特定值。促進了憶阻器在存儲器、神經(jīng)網(wǎng)絡、信號處理等領域的研究。

除上述前言,文章安排如下:第1部分推導了憶阻器的特性,并且設計了一種新的憶阻器SPICE模型。第2部分分析了如何讀取一個憶阻器的憶阻值。然后設計了憶阻器的高精度寫電路,并且通過SPICE對電路進行了仿真實驗。第3部分給出結論。

1 基于運算放大器的憶阻器等效電路模型設計

1.1 荷控憶阻器模型及性質(zhì)

惠普實驗室憶阻器是由二氧化鈦薄膜和兩個鉑電極組成。二氧化鈦薄膜包括摻雜和沒摻雜的兩個部份,其中摻雜的部分阻抗較低,未摻雜的阻抗較高。當憶阻器兩端施加電壓時,摻雜邊界就會發(fā)生移動,根據(jù)加載電壓正負不同,摻雜區(qū)的長度可能增大也可能減小。當摻雜區(qū)增大時,憶阻器阻值會減小,當摻雜區(qū)減小時,憶阻器阻值會增大。

若D表示二氧化鈦薄膜的厚度,w表示摻雜區(qū)的長度,RON表示憶阻器的最小憶阻值,ROFF表示憶阻器的最大憶阻值,x表示的是摻雜區(qū)長度和總厚度的比值,其值為:x=w/D,則憶阻器的憶阻值為:

M(x)=(RONx+ROFF(1-x))

(1)

荷控憶阻器的憶阻值與流經(jīng)憶阻器的電荷量之間的關系為[9]:

(2)

式中,k=ΔRμvRON/D2,ΔR=ROFF-RON,μv表示離子平均遷移率,D為憶阻器二氧化鈦薄膜總厚度,憶阻器在初始時刻摻雜區(qū)長度為w0,憶阻器的阻值達到最大值所需要的電荷量Qlow,達到最小值所需的電荷量為Qhigh,則Qlow=-w0D/μvRON,Qhigh=(D-w0D)/μvRON。

由式(2)可以推出憶阻器從w0轉(zhuǎn)換到任意狀態(tài)w需要的電荷量的表達式為:

Q=D(w-w0)/(μvRON)

(3)

1.2 一種基于運算放大器的改進的荷控憶阻器SPICE模型

為了更好地了解憶阻器的特性及電路仿真的需要,我們在文獻[10]的基礎上改進了憶阻器的模型,該SPICE模型。使用了運算放大器、乘法器、二極管、受控源等元器件,仿真實驗表明這個憶阻器的SPICE模型的特性與HP實驗室的憶阻器表現(xiàn)相似的特征。相比于HyongsukKim的模型,改進后憶阻器模型的優(yōu)勢在于Ron、Roff范圍可調(diào)、等效“離子遷移速率”可調(diào)。

圖1 運算放大器模型

我們的憶阻器模型的設計方法是:電路的輸入阻抗是該電路兩端流入電流的函數(shù),下面給出使用運算放大器實現(xiàn)這一特性的原理圖。在上圖1中輸入端的電壓可以由如下公式描述:

Vin=RsIin+Vx

(4)

式中:Iin是輸入端電流,Rs是運算放大器反相輸入端連接的電阻,Vx是加載到運放同相端電壓。假設運算放大器同相輸入端電壓Vx與Iin有如下關系:

Vx=k∫IindtIin

(5)

于是可以得到輸入端電壓為:

Vin=(Rs+k∫Iindt)Iin

此時,此時電路的輸入阻抗為:Rs+k∫Iindt=Rs+kq,符合荷控憶阻器的特征。

圖2 荷控憶阻器SPICE模型

完整的憶阻器SPICE模型如下圖2所示。電流控制電流源通過一個電阻產(chǎn)生一個電壓信號,電流控制電壓源通過一個積分器產(chǎn)生一個電壓信號,然后將這兩路電壓信號送到一個乘法器相乘,得到的電壓信號Vx。Vx被送到運算放大器Op1的同相輸入端,可以求得Vx的表達式為:

Vx=-(1/R1C1)∫mIindt×RTnIin

(6)

因此得到輸入電壓Vin的表達式為:

(7)

得到輸入阻抗Rin的表達式為:

(8)

式(8)符合荷控憶阻器模型,可以看出當一個正脈沖信號施加到輸入端時,輸入阻抗在Rs的基礎上減小,當一個負脈沖信號加到輸入端時輸入端阻抗在Rs的基礎上增加。當運算放大器Op2正常工作時,一般的供電電壓是V+=15V,V_=-15V。當運算放大器構成的積分器達到積分上限時,運算放大器Op2的輸出電壓達到極限值±15V。當Vx=V+RTnIin時該憶阻器的模型取得最大值Roff=Rs+V+RTn;當Vx=V_RTnIin時,該憶阻器取得最小值Ron=Rs+V_RTn,調(diào)整參數(shù)使得Rs+V_RTn>0。此外該模型的等效“離子遷移速率”受R1和C1的影響,調(diào)節(jié)R1和C1的大小可以改變憶阻值的變化速率。

圖3 憶阻器SPICE模型的仿真曲線

1.3 荷控憶阻器模型的仿真

在仿真中我們?nèi)〉碾娐吩?shù)如下:Rs=100kΩ,RT=2kΩ,Rf=1kΩ,R1=100Ω,C1=1nF,m=1,n=1,Vin=30sin(10t)。仿真波形如圖3所示。

由公式Roff=Rs+V+RTn,Ron=Rs+V_RTn,可以求得理論值Ron=70kΩ,Roff=130kΩ,實際仿真結果如圖3(b)所示,與理論相符,結果驗證了理論設計的正確性。

本節(jié)討論了荷控憶阻器的一些基本特性。提出了一種新的憶阻器SPICE模型。該憶阻器模型電壓電流具有斜八字的滯回特性曲線。它的I-V曲線與HP實驗室設計的憶阻器表現(xiàn)一樣的特性。與HyongsukKim等人提出的模型相比,本節(jié)所提出的模型解決了憶阻器模型的參數(shù)控制問題,如Ron,Roff的調(diào)節(jié)以及“粒子轉(zhuǎn)移速率”的調(diào)節(jié)等。所設計的參數(shù)可調(diào)的憶阻器對于憶阻器的應用研究及仿真具有一定的參考價值。

2 憶阻器的讀寫操作

2.1 荷控憶阻器的讀操作

性質(zhì)1憶阻器的狀態(tài)由通過它的電荷量決定,在有效的電荷量范圍內(nèi),若通過憶阻器的總電荷量為零,則憶阻器最終將回到初值狀態(tài)[9]。注:該憶阻器模型沒有閥值電壓,只要有電壓加載憶阻值就會變化。

將大小為1mA頻率為10Hz的正弦電流源加載到荷控憶阻器兩端所得到憶阻值變化曲線如圖4所示。

圖4 荷控憶阻器的性質(zhì)

圖4(a)所示為加載的交流電流源信號,圖4(b)為憶阻器的憶阻值變化曲線,0～50 ms憶阻值由8 kΩ變化到12.63 kΩ,50 ms～100 ms由12.63 kΩ變化到8 kΩ。可知,若通過憶阻器的凈電荷量為零,則憶阻器的憶阻值不會發(fā)生變化。該性質(zhì)可用于憶阻器的讀操作,利用加載整數(shù)個周期電流信號,讀取第NT時刻的憶阻值即可,其中N為正整數(shù),T為交流電流源的周期。此操作可以實現(xiàn)讀取數(shù)據(jù)并且不會改變憶阻器保存的數(shù)據(jù)。

圖5 荷控憶阻器的頻率特性

2.2 憶阻器憶阻值的高精度反饋式寫操作

性質(zhì)2憶阻器在低頻率正弦信號作用下,通過它的電壓電流具有斜八字的滯回特性曲線,在頻率較高時,電壓電流曲線呈現(xiàn)具有一定斜率的直線,此時憶阻器阻值基本不會發(fā)生變化。

圖5描述了所加不同頻率時,憶阻器不同的I-V特性曲線,當所加正弦信號頻率越大時,I-V特性曲線越趨近與一條直線。可以預知當憶阻器兩端施加正弦信號頻率w≥1 kHz時,憶阻器的憶阻值基本保持不變。

下面是我們根據(jù)憶阻器的頻率特性,提出的憶阻器的憶阻值寫電路,如圖6所示:圖中M(t)為憶阻器,Op1,Op2,Op3是3個運算放大器。運算放大器Op3、二極管D和電容C構成峰值檢測電路;運算放大器Op2以及電阻R2、R3、R4、R5構成一個求差電路;Vin為交流電壓源,其中w≥1 kHz。

圖6 憶阻器的憶阻值寫電路

該電路的工作狀態(tài)描述如下:當峰值檢測的電路模塊的輸出電壓VC(t)Vref時。運算放大器放大器Op3的輸出電壓小于0時憶阻器阻值減小,此時VC(t)減小。當運算放大器輸出電壓等于0時,憶阻器阻值不發(fā)生改變。當憶阻器阻值進入穩(wěn)態(tài)時,運算放大器Op1的同相輸入端相當于接地,Op1的輸出電壓VOp1(t)等于:

(9)

Vin是正弦電壓信號源,它的頻率ω≥1kHz,如果憶阻器只在此信號源作用下,由憶阻器性質(zhì)2可知,憶阻器阻值基本會保持不變。峰值檢測電路輸出端電壓為:

(10)

上式中VD(th)是二極管正向?qū)▔航?Vsin(max)為正弦信號的峰值。

Op2和電阻R2、R3、R4、R5構成一個求差電路,它的輸出電壓:

(11)

(12)

表達式(12)表明,憶阻器的最終阻值受參考電壓Vref和Vin的控制,實現(xiàn)了憶阻器任意模擬量的寫操作。

2.3 荷控憶阻器的反饋式寫操作仿真

為了驗證所設計的電路是否滿足設計要求,我們通過SPICE仿真軟件對該電路進行了仿真。憶阻器的相關參數(shù)為:Ron=100Ω,Roff=16kΩ,Rinit=8kΩ,D=10nm,p=1,μv=10-14m2/(s·V)。在上圖6中,電路其他元件的參數(shù)如下:R1=8kΩ,R2=R3=R4=R5=1kΩ,C=1mF,VD(th)=0.7V。給定Vin=5sin(1000t)V,Vref=2V。通過SPICE仿真可以得到如圖7所示憶阻器阻值變化波形。

圖7 憶阻器憶阻值調(diào)整曲線

3 總結

憶阻器在未來科學技術領域的應用十分廣泛。在憶阻器還沒有商業(yè)化的階段,使用現(xiàn)有的電路元件設計了憶阻器仿真電路模型。該憶阻器等效電路模型的各種參數(shù)能夠很方便的在較大范圍內(nèi)調(diào)節(jié),滿足不同電路設計的需求,為憶阻器的研究提供了理論基礎。然后在荷控制憶阻器數(shù)學模型的基礎上,描述了荷控憶阻器的電荷特性,給出了憶阻器的讀理論依據(jù)。根據(jù)荷控憶阻器的頻率特性,提出了一種憶阻器的任意模擬憶阻值寫入的實現(xiàn)方案,相比于傳統(tǒng)僅僅進行兩種極限阻態(tài)即RON和ROFF的讀寫操作,和使用脈沖來進行寫操作,文章給出了憶阻器定性定量的操作方案。優(yōu)點在于具有更好的穩(wěn)定性、精確性、且易于控制。計算機仿真結果與理論相符,驗證了該方案的正確性。

在未來,憶阻器能給微電子領域帶來強大變革,憶阻器憑借斷電仍可以保存信息的能力有可能替代數(shù)碼設備中使用的閃存。可以實現(xiàn)現(xiàn)代數(shù)字計算機不太擅長的“決策”。理論上憶阻器能實現(xiàn)所有的數(shù)字邏輯電路,并且有可能取代晶體管。因為它具有速度更快、耗能更少、存儲容量更大的優(yōu)點。

[1]Chua L O. Memristor—The Missing Circuit Element[J]. IEEE Trans Circuit Theory,1971,18(5):507-519.

[2]Struckv D B,Snider G S,Stewart D R,et al. The Missing Memristor Found[J]. Nature,2008,453:80-83.

[3]HO Y P,Huang M G. Dynamical Properties and Design Analysis for Nonvolatile Memristor Memories[J]. IEEE Transactions on Circuits and Systems,2011,58:724-736.

[4]Yi W,Frederick P,Muhammad S Q,et al. Feedback Write Scheme for Memristive Switching Devices[J]. Applied Physics A:Materials Science and Processing,2011,102(4):973-982.

[5]胡舒凱,吳俊杰,周海芳,等. 憶阻器存儲研究與展[J]. 計算機研究與發(fā)展,2012,49:79-84.

[6]Driscoll T,Quinn J,Klein S. Memristive Adaptive Filters[J]. Applied Physics Letters,2010,97(9):093502-093502-3.

[7]Michael Soltiz,Dhireesha Kudithipudi,Cory Merkel. Memristor-Based Neural Logic Blocks for Nonlinearly Separable Functions[J]. IEEE Transactions on Computers,2013,62(8):1597-1606.

[8]Lin Zhaohui,Wang Hongxia. Efficient Image Encryption Using a Chaos-Based PWL Memristor[J]. IEEE Technical Review,2010,27(4):318-325.

[9]胡小方,段書凱,王麗丹,等. 脈沖控制憶阻模擬存儲器[J]. 電子科技大學學報,2011,40(5):642-647.

[10]Hyongsuk Kim,Maheshwar Pd Sah,Changju Yang. Memristor Emulator for Memristor Circuit Applications[J]. IEEE Transactions on Circuits and Systems,2012,59(10):2422-2431.

高耀梁(1987-),男,漢族,湖北省大悟縣人,武漢科技大學碩士研究生,主要從事憶阻器、憶阻系統(tǒng)以及嵌入式系統(tǒng)的研究,634245288@qq.com。

ModelingoftheMemristorandHighPrecisionResistanceReadandWriteCircuitDesign*

GAOYaoliang,GANZhaohui*,YINLi

(School of Information Science and Engineering,Wuhan University of Science and Technology,Wuhan 430081,China)

Designing a theoretical model for the charge-control memristor with the existing circuit element. The memristor used in the memory,neural network,signal processing and other fields is related to the memristor read and write operations. Now most of the memristor is based on digital operation in 0 and 1,and no analog operation. So according to the charge characteristics of the charge-control memristor,a describing method is given out how to read the analog memristor’s resistance. And then according to the frequency characteristics of the charge-control memristor a feedback write circuit is designed to write some analog resistance in the memristor resistance range. The simulation results verify the correctness of the design.

memristor;modeling;read and write circuit;SPICE

項目來源:湖北省自然科學基金項目(2011CDC075)

2013-12-22修改日期:2014-01-13

TN710

:A

:1005-9490(2014)06-1145-06

10.3969/j.issn.1005-9490.2014.06.028