很快,芯片業(yè)將面臨窮途末路,因為物理定律將阻礙新一代芯片的開發(fā),而目前無處不在的臺式電腦、筆記本電腦、平板電腦和智能手機的發(fā)展都依賴于新的芯片。現(xiàn)在,電腦行業(yè)的發(fā)展仍然遵循摩爾定律:50年前英特爾的共同創(chuàng)始人曾預測,每24個月芯片上的晶體管數(shù)量將增加1倍。時至今日,世界上最大的芯片制造商英特爾仍然遵循摩爾定律,每兩年一次地努力縮小晶體管的尺寸,以便在芯片上集成更多的晶體管。例如英特爾最新的Haswell處理器是由約14億個晶體管組成,而10多年前的一個奔騰4處理器的晶體管不到1億個。而除了英特爾之外,三星、臺積電和格羅方德等其他主要的芯片生產(chǎn)商,也同樣盡自己所能地遵循這一周期。
特定區(qū)域內(nèi)的晶體管數(shù)量越多,它們產(chǎn)生的熱量就越多,其結果將是出現(xiàn)暗硅(dark silicon,指芯片中停止工作的晶體管),如果按照目前的芯片技術繼續(xù)發(fā)展下去,那么進入2018年,芯片上的晶體管將超過一半無法工作。實際上,根據(jù)美國研究人員的一項研究發(fā)現(xiàn),現(xiàn)如今處理器早已無法實現(xiàn)更高的時鐘頻率,如果勉強為之,芯片產(chǎn)生的熱量將會是一個難以解決的問題。為此,制造商開始增加核心的數(shù)量,或者使用更多的晶體管提供更大的高速緩存。而未來幾年,制造商將面臨更大的挑戰(zhàn),無法再依賴于新的生產(chǎn)工藝和繼續(xù)縮小晶體管的尺寸,他們必須另辟蹊徑,以確保芯片能夠集成更多的晶體管,繼續(xù)保持芯片業(yè)的發(fā)展,否則電腦行業(yè)的生命也將終結,而下面是一些可行的方案。
升級晶體管
對于芯片制造商來說,生產(chǎn)出越小的晶體管優(yōu)勢越大:可以提供更快的處理器、更經(jīng)濟的移動設備和比其他競爭對手更大容量的固態(tài)硬盤。晶體管實際上是電腦設備的計算和存儲單元,一個晶體管電路可以代表1個位。目前,芯片制造商正在使用的晶體管尺寸已經(jīng)到達了一個連微生物學家也無法企及的維度:流感病毒的直徑為80nm~120nm,而最新的晶體管僅有60nm~90nm的寬度。
晶體管主要由半導體硅構成,并在其中摻入雜質原子。各種摻雜工藝改變了晶體管的導電性:像原子磷,它的外層比硅原子有更多的電子,可以更容易地成為自由電子,可以用在n型摻雜的源極和漏極。而襯底摻入硼原子是p型摻雜,它將產(chǎn)生可以接受電子的“空穴”。電壓被施加于源極和漏極之間的柵極時,電流將流經(jīng)源極和漏極之間的溝道,晶體管將處于開啟狀態(tài)。如果縮小晶體管的尺寸,尤其是壓縮柵極長度,那么晶體管可以更有效地工作,但是p型摻雜和n型摻雜材料之間未摻雜的耗盡層將變得越來越薄,薄到可以被滲透。其結果是,電子沒有任何阻礙地從源極和漏極流入襯底,在同一時間,該層電子被迫從源極流動到漏極,所產(chǎn)生的雜散電流將貢獻接近40%的功耗。
獲得認可的新型晶體管
因此,所有大的芯片制造商的傳統(tǒng)晶體管發(fā)展都止步于20nm的設計工藝(節(jié)點),該節(jié)點的大小決定了前面所說的柵極長度已經(jīng)到了上述問題越來越嚴重的臨界點,因而,如果不改變現(xiàn)有晶體管的設計,那么將無法再縮小晶體管,所有縮小晶體管的設計都只能夠存在于紙面上而無法付諸于現(xiàn)實。為此,英特爾開始采用FinFET概念的3柵極晶體管,并且其他的芯片廠商也紛紛效仿,將在2014和2015年采用類似的晶體管。FinFET概念的鰭式場效應晶體管,溝道、源極和漏極在襯底上各自分離,溝道摻雜很少,如果有的話,也只摻雜有很少的外來原子,而襯底沒有被摻雜,這將明顯地減少雜散電流,并允許節(jié)點低至10nm。
不過,F(xiàn)inFET元件的節(jié)點大小帶有一定的欺騙性,其晶體管的效能有別于節(jié)點大小相同的傳統(tǒng)晶體管。例如3柵極晶體管柵極長度約為30nm,但在考慮功耗和性能的情況下,其效能大約為22nm。芯片分析師馬爾科姆·佩恩估計,大約在2015年節(jié)點效能可以達到17nm~20nm之間。而如果希望真正達到10nm以下,需要使用其他材料和再次更改晶體管的架構,例如將FinFET的理念發(fā)揮到極致的納米線,它的功能組件只有源極、溝道、漏極和柵極,溝道被從四面八方包圍其中。不過,納米線目前仍處于研究階段,研究中的幾個原型都沒有準備好。
替代硅金屬
FinFET器件解決了縮小芯片將產(chǎn)生的諸多問題,并且晶體管的工作電壓更低、更節(jié)能和切換速度更快,然而縮小的晶體管功能部件(源極、漏極、柵極和溝道)非常薄,“鰭”(柵極)突出,這將產(chǎn)生一個新的問題,那就是芯片制造商必須面對10nm的生產(chǎn)工藝。
2009年以來,“拉伸硅”已用于晶體管的功能組件。所謂“拉伸硅”正是字面上的意思:通過引入鍺原子,增加單個原子之間的距離。一個普通的硅層將被放置鍺層上,形成硅-鍺層(SiGe),兩個層的結合形成了規(guī)則的結晶晶格。由于SiGe層中原子之間都維持一定的距離,所以晶格的擴大增加了材料的電導率,電子移動通過所連接晶體管的速度比普通硅大約快70%左右。
但在較小的FinFET元件上,“鰭”變得非常薄,它只包含很少的原子層,如果采用拉伸硅技術將變得更加復雜,在10nm的節(jié)點之后更無法進一步拉伸,如果硅不能再被用作半導體,縮小晶體管的尺寸沒有任何意義。補救的辦法是使用可以替代硅的新材料,例如鍺,周期表中它位于硅的正下方,完全可以取代硅作為半導體。鍺是p型摻雜成分的理想基礎物,并且拉伸性質的鍺導電系數(shù)比硅高4倍多。而n型摻雜銦、鎵和砷的混合物(砷化銦鎵,InGaAs)是最佳的選擇,它的導電系數(shù)是硅的6倍多。開發(fā)商在比利時魯汶的校際微電子研究中心(Interuniversity Microelectronics Centre,簡稱IMEC,世界上最大的獨立微電子研究機構校際微電子中心)已經(jīng)制造出第一個采用InGaAs溝道的原型,它與采用硅溝道的FinFET晶體管相比能耗只有一半。市場分析師預計,這種新材料將在2017年開始量產(chǎn)使用。
單原子層的計算
2020年后,5nm節(jié)點將需要更小的組件,同時必須要具備良好的導電性。二維納米層,也就是每層僅具有一個原子的單層材料是適當?shù)倪x擇,例如石墨烯,這種碳原子組成6邊形網(wǎng)格的材料目前正進行深入研究中。而鍺、硅、錫等相關的材料也在研究之中,2012年柏林工業(yè)大學已經(jīng)制造出硅烯(Silicene),不過,單分子膜并不能完全取代硅,而是作為硅的補充,因為它們的導電率難以駕馭。
如果以純石墨烯制作晶體管,那么晶體管將幾乎在任何時候都處于打開狀態(tài),這將消耗大量的電能。但是單層材料的導電率可以解決縮小晶體管產(chǎn)生的另一個問題,目前快速切換狀態(tài)的晶體管需要銅線以更快的速度輸送電荷,隨著晶體管的每一次縮小,這一問題急劇惡化,而單層材料可以扭轉這種局面,日本先進工業(yè)科學和技術國立研究所的研究人員已經(jīng)成功地用石墨烯取代銅線,從而實現(xiàn)更高的導電率。
在第三維度
幾乎所有的大型制造商都在計劃制造三維芯片,這些芯片中的計算和存儲單元可以在沒有太多延遲的情況下相互作用。例如在處理器上疊加一層內(nèi)存層和一層閃存層。最大的合同芯片制造商臺積電即將推出16nm的三維集成芯片,這種芯片將用于高端的智能手機,例如iPhone 7,因為2016年蘋果將會成為臺積電的客戶。制造商通過“硅通孔”(Through Silicon Via,簡稱TSV)技術實現(xiàn)三維集成,TSV通過在晶片上鉆入10μm的孔填充有電導體,導體在彼此的頂部連接多個晶片組為一個三維芯片。
相對于單體三維芯片,TSV只能作為一種臨時解決方案,單體三維芯片是一個單一的半導體芯片,各層由大約100nm厚的電線連接。單體三維芯片只有最下層在一個常規(guī)的晶片上制備,然后附加其他層的同時創(chuàng)建每個層的導線。單體三維芯片可以在低于400℃的溫度下工作,這種各層緊密聯(lián)系起來的三維芯片比TSV的三維芯片更小、更節(jié)能高效、數(shù)據(jù)傳輸?shù)乃俣雀臁?/p>
三維方法的固態(tài)硬盤和磁性載體
目前,固態(tài)盤所使用的閃存單元,類似于邏輯晶體管,但有一個額外的元件:浮柵。浮柵位于溝道和柵極之間,用于存儲電子。最新的閃存單元小于20nm寬,縮小閃存單元與縮小處理器晶體管一樣,具備優(yōu)勢的同時也將帶來問題:閃存單元彼此接近時,存儲的電荷將相互干擾。如果縮小閃存單元的尺寸,使它們只有10nm左右,那么固態(tài)硬盤控制器將無法正確地確定存儲的值。因而,三星、東芝、閃迪和海力士等閃存制造商并不忙于縮小閃存單元的尺寸,而是不斷地改變閃存單元的體系結構,其中的一種結構是在內(nèi)存體堆疊多個閃存單元,閃存單元的結構被簡化,在三星立體形式堆疊式的V-NAND閃存上,可以實現(xiàn)多達35 000次的寫入或刪除過程,而不是以往的3 000次。到2017年,三星準備提升V-NAND固態(tài)硬盤的存儲密度約10倍,那么目前128GB的芯片就會變成1TB芯片。
三維方法也適用于磁性數(shù)據(jù)載體,由于磁性材料的粒子小于某個尺寸時將無法保持其磁性,所以現(xiàn)有的磁性數(shù)據(jù)載體也已經(jīng)達到了它的極限。但新的金屬合金可以是解決這個問題的一種方案,研究人員在佛羅里達國際大學已經(jīng)建立了一個原型:1個疊加3個磁化層的硬盤,硬盤的每個層是相互隔離的,并具有不同的磁特性,寫入頭需要不同的磁場強度來磁化它們,而讀出頭可以讀出所有3個層的磁場強度,它可以代表8個不同的值。