800～975 MHz太陽射電數(shù)字觀測終端的設計與實現(xiàn)

張西洋，何樂生，董亮，楊曉玲

(1.云南大學信息學院，云南 昆明 650091；2.中國科學院天體結(jié)構(gòu)與演化重點實驗室，云南 昆明 650011；3.中國科學院云南天文臺，云南 昆明 650011；4.電子科技大學通信與信息工程學院，四川 成都 611731)

800～975 MHz太陽射電數(shù)字觀測終端的設計與實現(xiàn)

張西洋1，2，何樂生1，2，董亮2，3，楊曉玲4

(1.云南大學信息學院，云南 昆明 650091；2.中國科學院天體結(jié)構(gòu)與演化重點實驗室，云南 昆明 650011；3.中國科學院云南天文臺，云南 昆明 650011；4.電子科技大學通信與信息工程學院，四川 成都 611731)

位于云南天文臺鳳凰山本部的10 m太陽射電望遠鏡是中國太陽射電物理界重要的觀測設備之一，其設計之初，800～975 MHz頻段受到移動電話的嚴重干擾，不能正常工作，因此缺失這一頻段的觀測資料。近年來，隨著微波和數(shù)字器件性能的提升以及移動電話工作頻段的改變，使得這一重要頻段的觀測變得可行。針對800～975 MHz頻段的太陽射電天文信號，提出了一種基于現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)和千兆以太網(wǎng)的實時采集與處理方法。在數(shù)據(jù)采集和處理過程中，系統(tǒng)采用流水線方式，得到了太陽射電信號的實時頻譜圖；采用硬件描述語言Verilog實現(xiàn)了千兆以太網(wǎng)的數(shù)據(jù)傳輸，提高了傳輸效率；另外本系統(tǒng)采用分時傳輸機制，完成千兆以太網(wǎng)的UDP數(shù)據(jù)包的傳輸。最后還對所得數(shù)據(jù)進行了誤差分析和結(jié)果分析，證明了本文提出的實時信號采集、分析和傳輸方法的正確性和可靠性。

射電天文學；實時信號處理；FPGA；千兆以太網(wǎng)；數(shù)字觀測終端

CN53－1189/P ISSN1672－7673

位于云南天文臺鳳凰山本部的10 m太陽射電望遠鏡是中國太陽射電物理界重要的觀測設備之一，其覆蓋頻段為厘米波波段(625～1 500 MHz)，對研究太陽活動有著重要的意義。十多年前，建立10 m高分辨率頻譜射電望遠鏡時，800～975 MHz位于移動電話工作頻段，受到干擾較多，易引起接收機飽和，無法進行正常觀測，為此當時舍棄了重要的800～975 MHz頻段。

目前，微波器件及數(shù)字信號處理終端的動態(tài)范圍較之十年前已經(jīng)大大提升，250MSPS以上采樣率的高速模擬數(shù)字轉(zhuǎn)換器(Analog-to-Digital Converter，ADC)的動態(tài)范圍能達到72 dBc(dBc，相對于載波頻率幅度)。另外，移動電話的工作頻段也發(fā)生了較大的變化。因此，本系統(tǒng)通過合理的射頻前端和數(shù)字終端的設計，補充了這一重要頻段的觀測。本系統(tǒng)的各項性能指標較之早先設計的10 m射電望遠鏡其他頻段的數(shù)字觀測終端都有較大幅度的提高。

1 系統(tǒng)結(jié)構(gòu)

本系統(tǒng)采用圖1的結(jié)構(gòu)實現(xiàn)數(shù)字觀測終端。首先通過模擬下變頻器，將10 m天線接收的800～975 MHz模擬信號作下變頻處理，得到0～87.5 MHz模擬信號，再通過245.761 MHz AD采樣[1]輸入到現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)，現(xiàn)場可編程門陣列對信號作實時頻譜分析并疊加后通過千兆以太網(wǎng)，將數(shù)據(jù)以UDP方式發(fā)送到遠端PC機；PC機通過C＃語言自行開發(fā)的軟件對數(shù)據(jù)進行整合、顯示和存儲。針對射電信號的左右兩個旋向，系統(tǒng)中所有的信號采集和處理步驟都被分為左、右旋向兩個部分。本系統(tǒng)充分利用了現(xiàn)場可編程門陣列的并行性，解決了兩個旋向同時進行實時處理的矛盾。

圖1 系統(tǒng)結(jié)構(gòu)框圖Fig.1 The block diagram of our digital observation terminal system

本文重點論述的數(shù)字觀測終端部分的核心是基于現(xiàn)場可編程門陣列的信號處理部分，主要包括:對兩路信號加窗、FFT變換、平方和開根號、取對數(shù)、疊加和通過以太網(wǎng)UDP方式封裝和傳輸?shù)忍幚聿襟E，各個步驟之間的關(guān)系如圖2。

圖2 FPGA信號處理部分結(jié)構(gòu)框圖Fig.2 The block diagram of the FPGA signal-processing section of our system

2 系統(tǒng)設計

2.1 現(xiàn)場可編程門陣列設計

本系統(tǒng)采用了Xilinx公司40 ns工藝、3D層疊技術(shù)的Virtex-6系列頂級現(xiàn)場可編程門陣列[2]: XC6VLX240，其最高工作頻率可達300 MHz以上，含有24萬個邏輯單元，可以滿足實時數(shù)據(jù)采集和處理的需要。

系統(tǒng)中雙通道AD轉(zhuǎn)換[3]部分采用4DSP公司的高速AD采集卡FMC150實現(xiàn)，F(xiàn)MC150采集卡的AD轉(zhuǎn)換芯片為TI公司的14位頂級高速AD芯片ADS62P49，其全功率輸入帶寬為500 MHz，輸入范圍10 dBm，在全速條件下其輸入信噪比可達73 dBFS(dBFS，相對于ADC的滿量程范圍)，無雜散動態(tài)范圍SFDR為88 dBc。由于Xilinx公司的現(xiàn)場可編程門陣列內(nèi)部沒有集成模擬鎖相環(huán)，由其提供的時鐘孔徑抖動較大，不能作為模擬數(shù)字轉(zhuǎn)換所需的時鐘源。因此本系統(tǒng)采用FMC150板載的模擬鎖相環(huán)產(chǎn)生的245.761 MHz時鐘作為模擬數(shù)字轉(zhuǎn)換器的采樣時鐘，和現(xiàn)場可編程門陣列中與采樣相關(guān)部分的時鐘。即圖2中虛線框外的所有部分都采用這個時鐘作為工作時鐘。至于虛線框內(nèi)的部分，必須工作于以千兆以太網(wǎng)所需的1 GHz頻率上，無法由245.761 MHz時鐘直接產(chǎn)生，因此使用了現(xiàn)場可編程門陣列集成數(shù)字鎖相環(huán)產(chǎn)生的125 MHz工作時鐘。

本系統(tǒng)的FMC150采集卡與ML605之間通過Xilinx公司定義的，帶寬達到9GB/S的LPC接口實現(xiàn)高速連接。

圖2中現(xiàn)場可編程門陣列內(nèi)部數(shù)據(jù)處理的步驟和精度如下:左邊的加窗起到了抑制頻譜泄露、消除柵欄效應[3]的作用，其結(jié)果與模擬數(shù)字轉(zhuǎn)換器采樣部分保持一致為14位寬；采用FFT變換對信號作頻譜分析，F(xiàn)FT采用完全精度輸出28位實數(shù)和28位虛數(shù)；功率計算是將信號的FFT復數(shù)結(jié)果轉(zhuǎn)換為實際功率，本系統(tǒng)的功率結(jié)果是13位；取對數(shù)是對功率的對數(shù)表示，疊加是取均值，以降低數(shù)據(jù)產(chǎn)生的速率，疊加輸出的結(jié)果是13位；TCP/IP接口用來對功率結(jié)果作以太網(wǎng)UDP傳輸。下面對各部分作具體介紹。

2.1.1 加窗與FFT變換

加窗采用Memory IP core[4]，預先將8 192點Hanning窗系數(shù)存入存儲單元，與延時同步后的信號相乘。FFT變換調(diào)用FFT IP核完成[5－8]，采用流水線模式[9]，做14位8 192點FFT。

2.1.2 計算功率與取對數(shù)

計算功率是對FFT的復數(shù)結(jié)果作平方和與開根號運算，系統(tǒng)調(diào)用了Xilinx的IP核完成。FFT結(jié)果為28位，實部和虛部做平方和結(jié)果為57位。取高48位開兩次根號最終結(jié)果為13位數(shù)據(jù)。取對數(shù)，采用Memory IP Core的方式作對數(shù)表進行查詢輸出。對數(shù)表通過計算自然數(shù)1至8192的對數(shù)放大2000倍后四舍五入。最終這個對數(shù)表也是13位。整個系統(tǒng)采用流水線方式，需在末級輸出進行相位同步，其是計算平方和、開根號和取對數(shù)模塊的運算時間，根據(jù)FFT的輸出索引，得到新的同步索引。

2.1.3 數(shù)據(jù)疊加

疊加是通過兩個存儲器乒乓式相加完成。其中一個與新到的數(shù)據(jù)相加之后存入另一個存儲器，在完成8192點(一次完整的FFT結(jié)果)相加后，這種操作反轉(zhuǎn)，反復相加。疊加單元通過同步索引完成相加的起止。

2.1.4 跨時鐘域的設計

系統(tǒng)中，AD采樣、加窗、FFT變換、計算功率、取對數(shù)和疊加部分采用的時鐘頻率為245.761 MHz，而千兆以太網(wǎng)需要125 MHz的時鐘頻率。信號由頻譜分析部分到千兆以太網(wǎng)傳輸時，跨越了兩個不同的時鐘域，這種情況的直接傳輸很容易產(chǎn)生亞穩(wěn)態(tài)。并且，本系統(tǒng)兩路頻譜分析結(jié)果是相互獨立的。兩路相互獨立的信號同時進入不同頻率的千兆以太網(wǎng)部分進行傳輸，亞穩(wěn)態(tài)發(fā)生的概率更大。

為了避免亞穩(wěn)態(tài)的產(chǎn)生，系統(tǒng)采用基于FIFO的“等待握手機制”克服這個問題:信號采集處理部分每當完成一定長度信號的采集和處理后，就會將結(jié)果放入FIFO，并發(fā)出數(shù)據(jù)傳輸請求信號，使用125 MHz時鐘的千兆以太網(wǎng)部分在收到兩路的傳輸請求信號后，將返回一個允許傳輸信號并從FIFO中讀取處理結(jié)果，并完成兩路信號處理結(jié)果的傳輸。

2.1.5 UDP包的生成和傳輸

由于每個通道的FFT計算以及疊加是獨立完成的，所以需要同步兩通道的相位。系統(tǒng)是讓先完成的通道等待后完成的通道實現(xiàn)。兩通道的數(shù)據(jù)同步后，進行UDP幀封裝[10－11]。系統(tǒng)采用1 024字節(jié)UDP幀。FFT疊加最終得到13位結(jié)果，傳輸前4 096個點。即每通道有8 192個字節(jié)，兩通道需要16 KBytes，16幀，最后再加包尾共17幀。包尾幀主要完成包的和校驗、左右旋的標識，以及一個完整數(shù)據(jù)包結(jié)束的指示。

系統(tǒng)采用245.76 MHz時鐘做FFT疊加，疊加1 024次耗時34 ms。即傳輸?shù)臄?shù)據(jù)是34 ms內(nèi)數(shù)據(jù)的平均值。因為FPGA的流水線結(jié)構(gòu)，在做1 024次疊加的同時可以傳輸上次疊加結(jié)果，在保證數(shù)據(jù)的連續(xù)性和正確性時，UDP包傳輸?shù)淖畲髸r間為34 ms。這里采用1ms的幀間間隔，即一個UDP包傳輸用時17 ms，剩余17 ms空閑，同時這個空閑時間留給上位機處理。

2.2 上位機軟件設計

系統(tǒng)以C＃作為上位機軟件開發(fā)工具，其具有以下特點(1)簡潔的語法；(2)精心的面向?qū)ο笤O計；(3)與Web的緊密結(jié)合；(4)完整的安全性與錯誤處理；(5)版本處理技術(shù)；(6)靈活性與兼容性[12]。

上位機等待UDP接收緩沖區(qū)的數(shù)據(jù)，當收到包尾后作包的完整性和正確性校驗。為了減緩顯示負擔，在收到50包數(shù)據(jù)后做一次顯示。系統(tǒng)產(chǎn)生一個完整的數(shù)據(jù)包用時34 ms，所以刷新間隔為1.7 s。當數(shù)據(jù)達到240 MB后重新另寫數(shù)據(jù)文件，方便以后數(shù)據(jù)移動與管理。上位機軟件界面圖如圖3。

圖3 上位機軟件界面圖Fig.3 PC software interface of our system

3 截斷誤差分析

下面就圖2中，在FPGA實施的一系列算法產(chǎn)生的系統(tǒng)截斷誤差進行分析，看其是否會對系統(tǒng)的精度帶來無法容忍的影響。采用柯西中值定理分析系統(tǒng)的截斷誤差:

其中c是xA和xT間的一個未知點。因為通常xA和xT很接近，所以，

(1)對于x＜29＝512，xA＝0，代入(2)、(3)式有:

(2)對于29≤x＜257，xT＝xA，代入(2)、(3)式，考慮結(jié)果的四舍五入，有:

(1)對于x＜29＝512，代入(4)、(5)式，考慮結(jié)果的四舍五入，有:

3、對于取對數(shù)f(x)＝2000 log10x。

(1)對于x＜29＝512，代入(8)、(9)式，考慮結(jié)果的四舍五入，有:

最終結(jié)果如圖4和圖5。圖4是FPGA數(shù)字處理部分最終輸出的相對誤差，可以看出，它是隨著數(shù)值的增大相對誤差變的越?。粓D5(a)是理論值與實際最終結(jié)果輸出的比較；圖5(b)是系統(tǒng)定標后最終顯示的結(jié)果，很明顯，系統(tǒng)在－60 dBm時誤差小于1 dBm。

經(jīng)過上面的分析，采用本文提出的方法后，系統(tǒng)誤差在可以容許的范圍內(nèi)甚至還有放寬的余地，但由于FPGA內(nèi)部還有足夠的計算資源，沒有為此降低計算的精度。

圖4 最終結(jié)果512至106的相對誤差Fig.4 Relative errors of the final outputs(in the range of 512 to 106)of the FPGA section

4 系統(tǒng)定標

上述所有步驟中，系統(tǒng)對輸入的射電信號進行了AD轉(zhuǎn)換、FFT和疊加等操作，對于系統(tǒng)功率而言，這些變化都屬于一次線性變換。因此，輸出的絕對數(shù)值雖然沒有物理意義，但是和輸入的射電信號能量成一次線性關(guān)系。因此在執(zhí)行完上述所有操作之后，還需要使用一元線性回歸模擬對系統(tǒng)定標。

圖5 最終結(jié)果部分比較.(a)系統(tǒng)輸出結(jié)果比較；(b)上位機標定結(jié)果比較Fig.5 Comparison of some final outputs to theoretical values.(a)Comparison for final outputs of the system. (b)Comparison for final outputs after being calibrated by the PC

本文采用Agilent矢量信號發(fā)生器E4438C ESG，放出10 dBm～－60 dBm步進5 dBm的正弦信號，通過系統(tǒng)進行計算并作記錄，結(jié)果如表1，其中，xi表示系統(tǒng)頻譜分析的結(jié)果；yi表示Agilent矢量信號發(fā)生器輸出的信號能量真值。這里x是自變量，y是應變量，要求y對x的回歸。

表1 信號能量對應表Table 1 A list of signal-energy inputs and corresponding signal-energy outputs for the system

其誤差總和，可以表示為誤差平方和的形式:

解上式，可得:

本文樣本總數(shù)n＝15，計算參數(shù)b的估計:

計算參數(shù)a的估計:

因此所求的回歸直線方程為:

回歸直線與實測真值散點的關(guān)系如圖6。

相關(guān)系數(shù)rxy＞0.8，表明x與y有很強的線性相關(guān)性，說明系統(tǒng)采用的一元一次回歸模型的正確性，同時也說明了上述擬合過程得到的估計系數(shù)a和b是正確的。

5 結(jié)果分析

為測試系統(tǒng)的線性度，使用Agilent E4438C ESG矢量信號發(fā)生器進行測試。Agilent E4438C ESG調(diào)至頻率步進掃描方式，輸出805～875 MHz、5 000點、1 s積分時間、－2 dBm正弦信號，接入系統(tǒng)進行測試。系統(tǒng)經(jīng)過70 min的測試，其掃頻頻段為805～863 MHz，結(jié)果如圖7，整個掃頻過程得到的頻譜結(jié)果是一條直線，經(jīng)過對存儲數(shù)據(jù)的分析發(fā)現(xiàn)，信號功率波動在－2 dBm以下，頻譜分析的結(jié)果最大誤差在0.1 dBm以內(nèi)，屬于正常范圍。說明系統(tǒng)具體良好的測試精度。

圖6 信號能量散點圖與其回歸直線圖Fig.6 A plot of signal-energy outputs versus signal-energy inputs with the best-fit linear relation included

圖7 掃頻測試結(jié)果Fig.7 Results of the frequency-sweeping test

圖8是用MATLAB導入歷史數(shù)據(jù)繪制的圖，能實時反映系統(tǒng)對頻率的響應情況。由圖8可以看出，在每隔0.03 MHz的頻點上都有信號的能量值，符合系統(tǒng)軟件設置的最低頻率分辨率0.03 MHz。而且，從圖8(b)可以看出，在0.03 MHz頻段內(nèi)，系統(tǒng)繪制了4條譜線，所以，在不考慮峰值能量的情況下，系統(tǒng)的最低頻率分辨率可達0.007 5 MHz。

圖8 頻率分辨率測試結(jié)果.(a)3條譜線；(b)11條譜線Fig.8 Results of the test for the frequency resolution.(a)The case with three spectral lines. (b)The case with eleven spectral lines

綜上所述，系統(tǒng)的技術(shù)指標與目前使用的數(shù)字觀測終端比較結(jié)果如表2。

6 結(jié)束語

系統(tǒng)針對800～975 MHz頻段太陽活動觀測信號，提出了完整的終端解決方案，系統(tǒng)基于Xilinx FPGA XC6VLX240設計了整個頻譜分析過程以及千兆以太網(wǎng)UDP的傳輸。目前，系統(tǒng)已經(jīng)完成了測試(實物圖見圖9)，加入實際信號，實踐證明了系統(tǒng)的正確性、可靠性和可行性。上述通過FPGA、高速ADC和軟件無線電構(gòu)建射電天文觀測儀器的方法，被證明是有效的，將在未來的射電天文領(lǐng)域發(fā)揮更加巨大的作用。

圖9 數(shù)字終端實物圖Fig.9 A picture of our digital observation terminal

表2 本系統(tǒng)與原系統(tǒng)方案的技術(shù)指標的比較Table 2 Comparison between technical specifications of our system and those of a current system in use

[1] 陳玨利，曾成志，鄭海榮，等.基于ADS6122和FPGA的多通道信號采集系統(tǒng)的設計[J].電子器件，2012，35(4):406－411.

Chen Jueli，Zeng Chengzhi，Zheng Hairong，et al.Design of multichannel data acquisition system based on ADS6122 and FPGA[J].Chinese Journal of Electron Devices，2012，35(4): 406－411.

[2] 朱凱，張堅.基于解析信號處理的下變頻系統(tǒng)FPGA實現(xiàn)與天文應用[J].天文研究與技術(shù)——國家天文臺臺刊，2009，6(1):51－56.

Zhu Kai，Zhang Jian.The FPGA realization of a DDC system based on analytical-signal processing and its application in astronomy[J].Astronomical Research＆Technology——Publications of National Astronomical Observatories of China，2009，6(1):51－56.

[3] 劉廣臣，張惠安，賈愛賓.數(shù)字信號處理中的加窗問題研究[J].長沙大學學報，2003，17 (4):59－62.

Liu Guangchen，Zhang Huian，Jia Aibin.Study on the window-adding problem in the digital signal processing[J].Journal of Changsha University，2003，17(4):59－62.

[4] Xilinx Corporation.LogiCORE IP BlockMemoryGenerat-or v6.2.[EB/OL].[2013-04-21]. http://www.xilinx.com.，2011:1－119.

[5] Xilinx Corporation.LogiCORE IP Fast Fourier Transfo-rm v7.1.[EB/OL].[2013-04-21].http://www.xilinx.com.，2011:1－59.

[6] 任健，高曉蓉.基于FPGA的FFT處理器設計[J].現(xiàn)代電子技術(shù)，2010(24):142－144＋147.

Ren Jian，Gao Xiaorong.FPGA-based design of FFT processor[J].Modern Electronics Technique，2010(24):142－144＋147.

[7] 劉健，史彩娟，趙麗莉.基于FPGA的高速浮點FFT的實現(xiàn)研究[J].微型機與應用，2012 (14):79－81＋84.

Liu Jian，Shi Caijuan，Zhao Lili.Research of high speed floating point FFT based on FPGA[J].Microcomputer＆Its Applications，2012(14):79－81＋84.

[8] 劉彬杰，吳廷婷.基于Xilinx FPGA IP核的FFT算法的設計與實現(xiàn)[J].內(nèi)江科技，2011 (4):154－155.

[9] 樊光輝，許茹，王德清.基于FPGA的高速流水線FFT算法實現(xiàn)[J].電子工程師，2008，34(3):38－40＋53.

Fan Guanghui，Xu Ru，Wang Deqing.Implementation of high speed pipelining FFT algorithm based on FPGA[J].Electronic Engineer，2008，34(3):38－40＋53.

[10] 徐進，陳卯蒸，李健.嵌入式TCP/IP協(xié)議在接收機杜瓦性能參數(shù)監(jiān)測系統(tǒng)中的應用[J].天文研究與技術(shù)——國家天文臺臺刊，2011，8(2):108－112.

Xu Jin，Chen Maozheng，Li Jian.Application of an embedded TCP/IP protocol in a dewar performance-parameter monitoring system of a radio receiver[J].Astronomical Research＆Technology——Publications of National Astronomical Observatories of China，2011，8(2):108－112.

[11] 諶俊毅，陳東，范玉峰，等.基于嵌入式系統(tǒng)的望遠鏡遠程控制實驗[J].天文研究與技術(shù)——國家天文臺臺刊，2007，4(1):36－41.

Chen Junyi，Chen Dong，F(xiàn)an Yufeng，et al.The remote control experiment of the telescope based on the embedded internet[J].Astronomical Research＆Technology——Publications of National Astronomical Observatories of China，2007，4(1):36－41.

[12] 高經(jīng)理.C＃語言的特點[EB/OL].[2013-04-21].http://www.365zhaosheng.com/html/2010/06/20100629152156215454.shtml.

Design and Implementation of a Digital Observation Terminal for Solar Radio Observation within the 800MHz－975MHz Band

Zhang Xiyang1，2，He Lesheng1，2，Dong Liang2，3，Yang Xiaoling4
(1.College of Information Science and Engineering，Yunnan University，Kunming 650091，China，Email:he＿lesheng＠263.net；2.Key Laboratory of Structure and Evolution of Celestial Bodies，Chinese Academy of Sciences，Kunming 650011，China；3.Yunnan Observatories，Chinese Academy of Sciences，Kunming 650011，China；4.College of Communication and Information Engineering，University of Electronic Science and Technology of China，Chengdu 611731，China)

The 10m solar radio telescope of the Yunnan Observatories(at the Phoenix Mountain)is an important observational equipment of solar radio physics in China.With its original design，the radio telescope did not work properly in the 800MHz－975MHz band because of the interference of mobile phones.In recent years，with the enhancement of the technological specifications of microwave devices and digital components，and with the change of the operation bands of mobile phones，solar radio observation with the telescope in this important band becomes feasible.In this paper we propose real-time signal acquisition/processing methods for the solar radio observation using the telescope in the 800MHz－975MHz band based on the FPGA and Gigabit-Ethernet technologies.The pipeline of the system in which we implement the methods adopts the Verilog hardware description language，so that it has achieved data transmission through a Gigabit Ethernet and has improved the data-transmission efficiency.We have obtained real-time solar radio spectra through this system. In addition，the system incorporates time-sharing transmission mechanisms，which allow the Gigabit-Ethernet UDP packet transmission.We finally present the error analysis of outputs of the system as well as results of certain tests of the system.These show the accuracy and reliability of the proposed real-time methods.

Radio astronomy；Real-time signal processing；FPGA；Gigabit Ethernet；Digital observation terminal

TP274

A

1672－7673(2014)02－0118－09

2013－04－21；

2013－05－10

張西洋，男，碩士.研究方向:數(shù)字信號處理.Email:he＿lesheng＠263.net