晶圓的快速測試方法

摘 要：晶圓測試（wafer probe）是對晶片上單個晶粒通過探針測試，篩選不良品的一種方法。它是集成電路生產(chǎn)中的一個重要環(huán)節(jié)，不僅能最大限度的節(jié)約封裝及成品測試（Finial Test）成本，還能及時反映出晶圓制造廠的良品率。本文主要介紹如何通過快速測試（speed probe）來降低晶圓測試成本，縮短測試時間，提高測試效率。

關(guān)鍵字：晶圓測試；晶圓快速測試；測試時間

1 引言

隨著集成電路工藝的迅猛發(fā)展，也促使集成電路測試技術(shù)不斷更新，以提高半導體行業(yè)的生產(chǎn)效益。其中晶圓測試對整個集成電路生產(chǎn)過程的良品率及成本控制起著重要的作用。

2 晶圓測試概述

2.1 晶圓測試介紹

晶圓測試是半導體后段區(qū)分良品與不良品的第一道工序，主要目的是對晶圓中獨立的晶粒（die）進行測試，通過探針卡接觸晶粒上的觸點（bond pad），測試其電氣功能特性，把不良片篩選出來，同時按照電性不良類型把不合格的產(chǎn)品分類（bin）， 提供給晶圓制造廠進行數(shù)據(jù)分析，改進工藝。不合格的晶粒會被標上記號，而后當芯片依晶粒為單位切割成獨立的晶粒時，標有記號的不合格晶粒會被洮汰，不再進行下一個制程，以免徒增制造成本。

2.2 晶圓測試分類

通常情況下，晶圓測試是對一片晶圓上每一個獨立完整的芯片進行測試，逐一執(zhí)行程序中設(shè)定的所有測試項（Full Probe），即完全測試，它主要針對研發(fā)階段及設(shè)計生產(chǎn)逐步走向成熟的產(chǎn)品。但隨著晶圓生產(chǎn)工藝的不斷完善，測試環(huán)節(jié)的成本控制就會顯得尤為重要。更重要的一個因素是，隨著電子行業(yè)的飛速發(fā)展，半導體廠需要以更快更優(yōu)的方式把產(chǎn)品提供給客戶。這就決定了測試工程師必須進一步分析測試程序，研究什么需要被測試以及以何種方式滿足這些測試。因此晶圓的快速測試方法應(yīng)運而生，它是一個既滿足成本控制，又能提高測試效率的最佳解決方案。

3 晶圓的快速測試方法

在晶圓快速測試（speed probe）中，首先把整片晶圓按照良品率分為兩個區(qū)域。良品率低的區(qū)域進行完全測試，所有程序中涉及的測試項都會逐一被測試。但針對良品率高的區(qū)域采取縮減測試項的快速測試方法，只進行關(guān)鍵電性參數(shù)的測試，這樣就能大大縮短整片晶圓的測試時間。

快速測試優(yōu)點和風險分析：

·在關(guān)鍵性電參數(shù)都被測試的情況下，極大的縮短了測試時間。

·通過大量歷史測試數(shù)據(jù)分析來劃分良品率高的區(qū)域和良品率低的區(qū)域，能最大限度的規(guī)避快速測試帶來的質(zhì)量風險。

·晶圓上每一個獨立完整的晶粒都會被測試。

·關(guān)鍵的電性參數(shù)在快速測試中都會被測試到，如激光修復，ECID，HVST，以及客戶特別要求的測試參數(shù)。

·在實際測試中，如果抽樣測試的良品率高于預先設(shè)定的閾值，則晶圓上其余的晶粒將執(zhí)行縮減測試項的程序流程，只進行關(guān)鍵參數(shù)的測試；如果抽樣測試的良品率低于預先設(shè)定的閾值，則晶圓上其余的晶粒將執(zhí)行程序中規(guī)定的所有測試項。

·晶圓快速測試既能提高晶圓測試廠的產(chǎn)能，又能大大降低測試成本。

4 產(chǎn)品A快速測試解決方案

4.1 分析晶圓歷史測試圖（wafer map），確立每一顆晶粒所在位置的歷史良品率，劃分良品率高的區(qū)域和良品率低的區(qū)域，計算分析觸發(fā)快速測試的良品率閾值。

4.2 由測試工程師和產(chǎn)品工程師分析確立關(guān)鍵電性參數(shù)測試列表（CTL），分析每個測試項的測試時間，在程序中設(shè)定縮減的測試流程。

4.3 進行成本分析，包括晶圓測試時間/成本，封裝及最終測試（Finial Test）成本。

5 產(chǎn)品A快速測試結(jié)果驗證及結(jié)論

使用完全測試和快速測試的方式分別測試三片同樣的晶圓，分bin和良品率（yield）對比結(jié)果偏差均符合規(guī)格（Bin Kappa Bias < limit 6%， Yield Kappa Bias

通過在產(chǎn)品A執(zhí)行快速測試，有效的降低了測試成本，縮減了測試時間，同時提高了晶圓測試的產(chǎn)能。

參考文獻

[1]PeterVanZant. Microchip fabrication：a practical guide to semiconductor processing，fifth edition

[2]Tokyo Electron. Fully automatic wafer prober model.

[3]W.Chen. Speed testing during wafer sort for KGD product. King Yuan Electronics Co. Sep. 2007

[4]D. S. Liu & M. K. Shih， “Experimental method and FE simulation model for evaluation of wafer probing parameters，” Microelectronics Journal， vol. 37， no. 9， pp. 871-883， May， 2006.

作者簡介

李玉莉（1981—），女，天津市，助理工程師，本科，研究方向：半導體測試。