一種用于電源芯片的雙極型LDO電路設(shè)計(jì)

何 穎，屠莉敏

（中國(guó)電子科技集團(tuán)公司第58研究所，江蘇 無(wú)錫 214035）

1 引言

基準(zhǔn)電壓源是模擬電路(混合信號(hào)電路)設(shè)計(jì)中廣泛采用的一個(gè)關(guān)鍵的基本模塊。所謂基準(zhǔn)電壓源就是能提供高精度和高穩(wěn)定度基準(zhǔn)量的電源，這種基準(zhǔn)源與電源、工藝參數(shù)和溫度的關(guān)系很小，但是它的溫度穩(wěn)定性以及抗噪性能影響著整個(gè)電路系統(tǒng)的精度和性能。本文的目的便是設(shè)計(jì)一種高精度帶隙基準(zhǔn)電壓源，可以為DC/DC電源芯片提供所需的穩(wěn)壓輸出。

本文首先介紹了基準(zhǔn)電壓源的基本原理，然后介紹了本文的電路結(jié)構(gòu)，最后應(yīng)用HSPICE仿真工具對(duì)文中設(shè)計(jì)的帶隙基準(zhǔn)電壓源電路及其附屬的過(guò)溫保護(hù)電路進(jìn)行了完整模擬仿真并分析了結(jié)果。

2 帶隙基準(zhǔn)基本原理

典型的串聯(lián)式線性穩(wěn)壓電源的功能框圖如圖1所示。它主要由精確誤差放大器、基準(zhǔn)電壓源、調(diào)整管和反饋網(wǎng)絡(luò)四大部分組成。

一般情況下，線性穩(wěn)壓電源是通過(guò)負(fù)反饋網(wǎng)絡(luò)調(diào)整工作在線性狀態(tài)的元件上的電流或電壓，從而實(shí)現(xiàn)穩(wěn)定輸出的目的。

圖1 典型的串聯(lián)式線性穩(wěn)壓電源框圖

整個(gè)系統(tǒng)工作過(guò)程為：當(dāng)系統(tǒng)上電后，電路開(kāi)始啟動(dòng)，基準(zhǔn)電壓源電壓快速建立，為系統(tǒng)內(nèi)部提供一個(gè)具有高精度和良好熱穩(wěn)定性的基準(zhǔn)電壓。當(dāng)負(fù)載RL或輸出電流I0變化時(shí)，通過(guò)采用電阻R1、R2得到一個(gè)輸出反饋電壓VF，VF連接到誤差放大器EA的同相輸入端，與連接在無(wú)差放大器反相輸入端的基準(zhǔn)電壓VREF進(jìn)行比較，從而形成負(fù)反饋，保證了輸出電壓V0穩(wěn)定在規(guī)定的電壓上。其調(diào)整過(guò)程可簡(jiǎn)化為：↑→RL↑→V0↑→放大器輸出→V0↓。

由此可見(jiàn)，串聯(lián)式線性穩(wěn)壓器可以看成一個(gè)電壓負(fù)反饋放大器，由誤差放大器和調(diào)整管組成基本放大單元，輸入電壓作為電源電壓，基準(zhǔn)電壓作為誤差放大器的輸入信號(hào)，采用電阻R1和R2構(gòu)成反饋網(wǎng)絡(luò)。

3 電路結(jié)構(gòu)

3.1 功能描述

該模塊為L(zhǎng)DO，用來(lái)產(chǎn)生芯片內(nèi)部的電源電壓Q299_C、Q463_B及外部電源PAD30、PAD31等。

3.2 模塊輸入/輸出信號(hào)功能描述

LDO模塊的symbol如圖2所示。其輸入/輸出信號(hào)功能如表 1所示。

圖2 LDO模塊的symbol

表 1 LDO模塊輸入/輸出信號(hào)功能描述

3.3 模塊電路圖

LDO的電路如圖 3所示，它是一個(gè)負(fù)反饋系統(tǒng)，由LDO_ Con模塊和LDO_Gen模塊組成。LDO_Con是運(yùn)放及反饋環(huán)路，LDO_Gen模塊為功率器件模塊。

在芯片啟動(dòng)階段，在芯片的VC（PAD26）會(huì)加入高電平為14 V、低電平為0 V、脈沖寬度為10 ms的方波信號(hào)。當(dāng)加入該信號(hào)后，PAD28通過(guò)片外二極管和片內(nèi)二極管與PAD26相連。因此，PAD28的電壓也不斷上升，由于LDO_Amp的輸出Q304_C被強(qiáng)制拉到高，Q299_C和PAD31的電壓跟隨PAD28的電壓上升，當(dāng)Q299_C的電壓超過(guò)3.5 V時(shí)，帶隙基準(zhǔn)模塊正常工作，PAD11端輸出穩(wěn)定的1.242 V電壓。隨著PAD28電壓的升高，Q299_C和PAD31的電壓最終穩(wěn)定在9 V。此時(shí)，PAD28電壓不夠高，UVLO輸出端Q46_C和Q28_C為高電平，因此Q31_C點(diǎn)被拉低，使PAD30的電壓為0。隨著PAD28的電壓繼續(xù)升高，當(dāng)超過(guò)電壓21.5 V時(shí)，UVLO輸出端Q46_C和Q28_C變?yōu)榈碗娖?，?duì)Q31_C點(diǎn)沒(méi)有影響，PAD30的電壓為9 V。當(dāng)PAD30的電壓為9 V時(shí)，IREF0模塊開(kāi)始工作，當(dāng)該模塊正常后，Q308_C由低電平變?yōu)楦唠娖?，使Q463_B輸出穩(wěn)定的6 V電壓。

LDO_ Con的電路如圖4所示。該模塊是運(yùn)放組成的反饋系統(tǒng)，PAD11的電壓為1.242 V。穩(wěn)定后，得到R70_PLUS的電壓為6 V，Q463_C的電壓為6 V，Q299_C的電壓為9 V。當(dāng)PAD28的電壓高于21.5 V時(shí)，UVLO的輸出使Q31_C由低電平變?yōu)楦唠娖?。?dāng)IREF0正常工作后，Q308_C由低電平變?yōu)楦唠娖健?/p>

圖3 LDO電路框圖

LDO_Con中運(yùn)放的電路如圖5所示。當(dāng)帶隙基準(zhǔn)還沒(méi)有正常的時(shí)候，Q305_B為高電平，運(yùn)放的輸出Q304_C被拉到很高的電位，使Q299_C跟隨PAD28的升高而升高。當(dāng)帶隙正常工作后，PAD11為1.24 V，Q305_B變?yōu)榈碗娖?，不再?duì)運(yùn)放的輸出鉗位。運(yùn)放的反饋系統(tǒng)開(kāi)始工作。

圖4 LDO_ Con電路圖

圖5 LDO_Con中運(yùn)放電路圖

LDO_Gen模塊的電路如圖6所示，該模塊為L(zhǎng)DO的功率管。模塊產(chǎn)生4個(gè)電壓，分別為PAD31（9 V）、Q299_C（9 V）、PAD30（9 V）、Q463_B（6 V）。其產(chǎn)生的順序?yàn)橄犬a(chǎn)生PAD31（9 V），Q299_C（9 V）；UVLO輸出正常信號(hào)，再產(chǎn)生PAD30（9 V）；IREF0輸出正常信號(hào)，最后產(chǎn)生Q463_B（6 V）。

圖6 LDO_Gen電路圖

4 電路仿真

LDO模塊的仿真電路如圖7所示。

對(duì)圖7的電路進(jìn)行仿真，在VC端加高電平為14 V、10 ms的脈沖信號(hào)，仿真結(jié)果如圖8和圖9所示。

圖7 VDDIN模塊仿真電路

圖8 LDO模塊的仿真A

可以看出，當(dāng)VC的電壓為14 V時(shí)，PAD28的線性上升，Q299_C和PAD31的電壓跟隨PAD28上升，最終穩(wěn)定在9 V。當(dāng)PAD28的分壓VR7_MINUS超過(guò)PAD11的分壓VR32_MINUS時(shí)，UVLO的輸出Q46_C和Q28_C由高電平變?yōu)榈碗娖剑砻鱌AD28的電壓已經(jīng)達(dá)到系統(tǒng)工作所需的電位。

圖9 LDO模塊的仿真B

隨后，PAD30的輸出電壓變?yōu)? V。Q463_B和R70_PLUS的電壓為6 V。實(shí)際上Q463_B的電壓建立起來(lái)應(yīng)該在PAD30之后，因?yàn)镻AD30是IREF0模塊的電源，當(dāng)IREF0建立之后，Q308_C才會(huì)變?yōu)楦唠娖?，Q463_B的電壓才會(huì)建立。由于沒(méi)有和IREF0模塊連仿，所以看到Q463_B的電壓很快就建立起來(lái)。

5 結(jié)束語(yǔ)

在對(duì)傳統(tǒng)LDO電路進(jìn)行分析和總結(jié)的基礎(chǔ)上，本文提出了一種基于電源芯片的雙極型LDO電路設(shè)計(jì)，由以上仿真結(jié)果驗(yàn)證，該設(shè)計(jì)能夠很好地滿足電源芯片內(nèi)部電源的需要。

[1]張占松, 蔡宣三. 開(kāi)關(guān)電源的原理與設(shè)計(jì)[M]. 北京：電子工業(yè)出版社，2004. l-15.

[2]Linear and switching voltage regulator Fundamentals [R].National semiconductor Application note.1999.

[3]畢查德·拉扎維. 模擬CMOS集成電路設(shè)計(jì)[M].西安交通大學(xué)出版社，2003. 318-319.

[4]李月國(guó)，楊建法. 新一代低功率低壓差穩(wěn)壓器集成電路及其應(yīng)用[C].

[5]Vincence V C,Galup-Montoro C, Schneider M C. A High Swing MOS Cascode Bias Circuit [J].IEEE Transactions on Circuits and Systems, Nov.2000, 47(11).

[6]Tham K,Nagaraj K. A low supply voltage high PSRR voltage reference in CMOS process[J].IEEE Solid-State Circuitd, 1995, 30(5)：586-590.