基于m序列疊加DDS信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)

李 鵬，鄒向陽(yáng)，董楊波

（1.桂林電子科技大學(xué)電子工程與自動(dòng)化學(xué)院，廣西 桂林541004；2.空軍空降兵學(xué)院，廣西 桂林541003）

雷達(dá)干擾，作為一種常用的雷達(dá)對(duì)抗方式在電子戰(zhàn)中倍受關(guān)注。采用噪聲信號(hào)對(duì)敵方雷達(dá)進(jìn)行干擾，可以有效地降低雷達(dá)發(fā)現(xiàn)目標(biāo)和跟蹤目標(biāo)的能力，所以噪聲信號(hào)源的設(shè)計(jì)，就顯得尤為重要。目前產(chǎn)生噪聲信號(hào)的方式通常可分為模擬式、數(shù)字式和混合式。而將噪聲與DDS（直接數(shù)字式頻率合成器）信號(hào)疊加，既方便使用，又能有效地干擾對(duì)方的信號(hào)。為了達(dá)到這個(gè)要求，本文提出采用m偽隨機(jī)序列信號(hào)與DDS信號(hào)疊加來(lái)作為其噪聲信號(hào)源，生成一種頻譜豐富、帶寬可調(diào)的干擾信號(hào)，這種干擾信號(hào)具有更好的干擾效果。

1 m序列疊加DDS信號(hào)源的設(shè)計(jì)方案

m序列疊加DDS信號(hào)源的具體設(shè)計(jì)方案如圖1所示。利用FPGA芯片高速，穩(wěn)定，低功耗的特點(diǎn)和具有反饋移位寄存器的邏輯功能，實(shí)現(xiàn)D觸發(fā)器串接，生成m偽隨機(jī)序列信號(hào)。同時(shí)利用AD9850芯片可產(chǎn)生高分辨率的頻率的特點(diǎn)，通過(guò)串行方式輸入頻率/相位控制字，經(jīng)過(guò)芯片內(nèi)部的正弦查找表，把輸入地址的相位信息映射成正弦波幅度信號(hào)，再經(jīng)過(guò)AD9850內(nèi)部的DA變化器輸出十分穩(wěn)定的DDS信號(hào)。最后通過(guò)ARM7作為主控芯片，將FPGA產(chǎn)生m序列的信號(hào)與AD9850產(chǎn)生的DDS信號(hào)疊加，把產(chǎn)生的信號(hào)通過(guò)D/A轉(zhuǎn)換，低通濾波，最終得到理想的噪聲信號(hào)。

圖1 基于FPGA和DDS的設(shè)計(jì)原理圖

1.1 偽隨機(jī)序列的分析

在加密或干擾等相關(guān)的工作中常用到偽隨機(jī)序列，這是因?yàn)槠渫瑫r(shí)具有一定隨機(jī)特性和確定性。它通常由寄存器產(chǎn)生，具有近似于白噪聲的相關(guān)函數(shù)。例如：序列x=0110100，0和1的數(shù)目相差1個(gè)。若x為周期是7的無(wú)限的序列，左移1位可得，x1=1 101 000，再把x1也看成周期為7的無(wú)限序列?？梢?jiàn)x=0 110 100，x1=1 101 000在一個(gè)周期里，x和x1的對(duì)應(yīng)位置元素相同的位置有3個(gè)，元素不同的位置有4個(gè)，它們的差為-1，這個(gè)數(shù)即是x的自相關(guān)函數(shù)在1處的值。同理，把x左移2位，3位，…，6位，可以求出x的自相關(guān)函數(shù)在2處，3處，…，6處的值也等于-1。當(dāng)0

也就是說(shuō)，一個(gè)周期為v的無(wú)限序列，如果在一個(gè)周期里，0和1的個(gè)數(shù)相差1，并且其自相關(guān)函數(shù)的旁瓣值有且只有一個(gè)為-1，則稱(chēng)其為偽隨機(jī)序列或擬完美序列。x的自相關(guān)函數(shù)的旁瓣值的絕對(duì)值越大，就表明(或把的0和1互換得到的序列)與x越像。因此如果周期為v的序列x是一個(gè)偽隨機(jī)序列，那么x不管左移幾位(只要不是v的倍數(shù))，得到的序列都和x很不像，這樣就很難分辨出x是什么樣子。這說(shuō)明了用偽隨機(jī)序列作為密鑰序列，是比較安全的。因此，可以利用這樣的序列做加密或是干擾等相關(guān)的工作。

1.2 m偽隨機(jī)序列的實(shí)用性解析

m序列是一種典型的偽隨機(jī)序列，具有良好的自相關(guān)的特性和平移可加性，在實(shí)際中經(jīng)常使用。例如：若a元n級(jí)非退化線性反饋移位寄存器生成序列最大的周期是an-1，則每一個(gè)非零狀態(tài)在一個(gè)周期內(nèi)只能出現(xiàn)一次。這種以an-1為周期的序列是最大長(zhǎng)度線性反饋移位寄存器序列，就是m序列。n級(jí)m序列的線性復(fù)雜度是n。n級(jí)m序列a的自相關(guān)的特性[5]：

m序列具有一種典型的平移可加性：包含它的平移等價(jià)類(lèi)再加上零序列剛好組成一個(gè)線性空間。例如：設(shè)序列是周期為P的m序列，k是n級(jí)m序列移位寄存器在其中一個(gè)i時(shí)刻的內(nèi)部狀態(tài)，那么，集合對(duì)加法是封閉的，其中L是左移算子，也可以說(shuō)對(duì)于任何的0燮i

由上述可知，m序列的自相關(guān)函數(shù)只有兩種取值。有時(shí)把這類(lèi)自相關(guān)函數(shù)只有兩種取值的序列稱(chēng)為雙值自相關(guān)序列。m序列擁有良好的自相關(guān)特性。其自相關(guān)函數(shù)如下圖2所示。在圖2中，m序列具有較理想的偽隨機(jī)性，自相關(guān)函數(shù)尖銳，類(lèi)似白噪聲的特點(diǎn)，適合作為雷達(dá)干擾機(jī)噪聲信號(hào)的核心模塊。

圖2 m序列的自相關(guān)函數(shù)

1.3 m偽隨機(jī)序列信號(hào)的生成方法

m偽隨機(jī)序列信號(hào)的生成方法有很多，一般來(lái)說(shuō)，k級(jí)線性移位寄存器能夠生成多個(gè)m序列并且每一個(gè)m序列對(duì)應(yīng)著一個(gè)確定的線性反饋函數(shù)：f（x）=其中cn-1-i∈GF（2）是反饋系數(shù)，ci∈GF（2）是每一位寄存器的狀態(tài)。使用m序列f（a）=1+a2+a3+a4+a8所生成的數(shù)字信號(hào)，是一種常用的產(chǎn)生m序列偽隨機(jī)信號(hào)方法，可以通過(guò)FPGA的線性移位寄存器發(fā)生器生成數(shù)字信號(hào)和相應(yīng)的時(shí)鐘信號(hào)，這樣產(chǎn)生的信號(hào)誤差很小，并且可以輸出TTL電平，使用方便。同時(shí)，也可以采用對(duì)任意級(jí)數(shù)的m序列發(fā)生器進(jìn)行Verilog語(yǔ)言進(jìn)行編程的產(chǎn)生方法，來(lái)滿(mǎn)足產(chǎn)生任意級(jí)數(shù)的m序列發(fā)生器的要求。原理是m序列發(fā)生器是在多級(jí)移位寄存器的基礎(chǔ)上產(chǎn)生多個(gè)m序列，并且每一個(gè)m序列都相應(yīng)存在確定的反饋的函數(shù)。結(jié)合FPGA芯片的特點(diǎn)和反饋移位寄存器的邏輯功能，實(shí)現(xiàn)D觸發(fā)器串接，即能生成m偽隨機(jī)序列信號(hào)。

1.4 DDS信號(hào)的生成

直接數(shù)字合成(Direct Digital Synthesis，簡(jiǎn)稱(chēng)DDS)，又稱(chēng)為直接數(shù)字頻率合成(DDFS)。DDS的出現(xiàn)改變了以往的采用RC振蕩電路、直接頻率合成、鎖相環(huán)等傳統(tǒng)的頻率合成方法。它以固定的精確時(shí)鐘源為基準(zhǔn)，利用數(shù)字處理模塊產(chǎn)生頻率和相位均可調(diào)的輸出信號(hào)。DDS理論依據(jù)是時(shí)域抽樣定理，即一個(gè)頻帶限制在(0，f/2)Hz范圍內(nèi)的時(shí)間信號(hào)f（t），如果以T=1/f秒的間隔對(duì)它進(jìn)行等間隔抽樣，則該信號(hào)f（t）可以由其采樣值完全地恢復(fù)。DDS正是基于此原理，將一個(gè)階梯化的信號(hào)(采樣信號(hào))通過(guò)理想低通濾波器得到原始的連續(xù)信號(hào)。DDS的基本結(jié)構(gòu)包括：相位累加器、存儲(chǔ)器ROM、數(shù)模轉(zhuǎn)換器DAC等，其原理框圖如圖3所示。

圖3 DDS信號(hào)生成的原理框圖

DDS輸出信號(hào)的頻率與時(shí)鐘頻率fc以及頻率控制字K，累加器位數(shù)N之間的關(guān)系如式下所示：

當(dāng)K=1時(shí)，DDS輸出最低頻率(也即頻率分辨率)為fc/2N。因此，只要N足夠大，DDS可以得到很細(xì)的頻率間隔，要改變DDS的輸出頻率，只要改變K即可。本雷達(dá)訓(xùn)練干擾機(jī)使用的是AD9850來(lái)產(chǎn)生DDS信號(hào)。

1.5 m序列疊加DDS信號(hào)

將FPGA產(chǎn)生的m偽隨機(jī)序列信號(hào)與AD9850產(chǎn)生的DDS信號(hào)通過(guò)加法器進(jìn)行疊加。其中，F(xiàn)PGA采用Cyclone IIEP2C8Q208芯片。其等效門(mén)數(shù)為42萬(wàn)門(mén)，內(nèi)嵌乘法器時(shí)鐘采用50MH有源晶振，通過(guò)EP2C8內(nèi)部PLL3倍頻到150 MHz作為系統(tǒng)全局時(shí)鐘，因此，為了提高量化精度，必須提高D/A轉(zhuǎn)換的位數(shù)。同時(shí)，為了提高帶寬和轉(zhuǎn)換速率，必須提高D/A轉(zhuǎn)換的采樣速率，所以D/A器件選用Analog Device公司的AD9752。該芯片是單電源供電的低功耗電流輸出型的12位并行高速數(shù)模轉(zhuǎn)換器，支持速率高達(dá)125MSPS，建立時(shí)間不大于35ns，轉(zhuǎn)換精度為1/4 LSB，能夠滿(mǎn)足系統(tǒng)對(duì)D/A的要求。最后，將得到的數(shù)字序列分別通過(guò)高速D/A轉(zhuǎn)換器、低通濾波器和運(yùn)算放大器轉(zhuǎn)換為所需要的某型號(hào)雷達(dá)噪聲干擾信號(hào)。

2 在雷達(dá)訓(xùn)練干擾機(jī)的應(yīng)用

經(jīng)過(guò)上面的分析，具體把這種噪聲信號(hào)源應(yīng)用到某雷達(dá)訓(xùn)練干擾機(jī)，將這個(gè)信號(hào)經(jīng)過(guò)微波固態(tài)振蕩源的功率放大，通過(guò)天線輻射出最終的干擾信號(hào)，某雷達(dá)訓(xùn)練干擾機(jī)使用ARM7來(lái)控制微波固態(tài)振蕩源的功率大小，提供良好的人機(jī)交互方式（包括矩陣鍵盤(pán)和液晶顯示屏），方便使用。具體的實(shí)現(xiàn)方法如圖4所示。

圖4 雷達(dá)訓(xùn)練干擾機(jī)整體設(shè)計(jì)方法

3 結(jié)束語(yǔ)

采用上述信號(hào)的雷達(dá)干擾訓(xùn)練器在雷達(dá)附近工作時(shí)，雷達(dá)顯示器上出現(xiàn)了明顯的干擾噪聲，如圖5所示。測(cè)試結(jié)果表明：使用了m序列疊加DDS信號(hào)源的雷達(dá)干擾訓(xùn)練器干擾了雷達(dá)正常工作。波形顯示正常，無(wú)明顯失真；從輸出指定幅度的波形上來(lái)看，波形穩(wěn)定，幅度值誤差在1%以?xún)?nèi)，達(dá)到了預(yù)期效果。

圖5 某雷達(dá)訓(xùn)練干擾機(jī)在雷達(dá)車(chē)上的實(shí)際干擾效果圖

[1]曾菊容.基于FPGA和DDS技術(shù)的任意波形發(fā)生器設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2010（24）：98-100.

[2]高 望.直接數(shù)字頻率合成技術(shù)及其雜散分析[D].南京：南京理工大學(xué)，2002.

[3]熊 燕.直接數(shù)字頻率合成器的頻譜分析及ROM壓縮算法研究[D].廣州：中山大學(xué)，2005.

[4]楊玉梅.直接數(shù)字頻率合成器(DDS)雜散譜計(jì)算機(jī)仿真[D].成都：電子科技大學(xué)，2000.

[5]李 燁.長(zhǎng)周期偽隨機(jī)序列局部性能分析和快捕獲及其應(yīng)用[D].成都：電子科技大學(xué)，2002.

[6]任建新，余樂(lè)永，張 鵬.基于FPGA的高精度信號(hào)發(fā)生器的實(shí)現(xiàn)與優(yōu)化[J].測(cè)控技術(shù)，2011，30(1):13-16.

[7]周紅艷.一種基于DDS的函數(shù)發(fā)生器[J].機(jī)電工程，2011，28(1):83-86.

[8]向道樸.寬帶步進(jìn)頻率雷達(dá)信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)[D].長(zhǎng)沙:國(guó)防科技大學(xué)，2006.

[9]王元華.基于DDS技術(shù)的虛擬式任意波形發(fā)生器研究[D].濟(jì)南:山東大學(xué)，2007.

[10]王 琪，鄒向陽(yáng)，胡巍彪.雷達(dá)干擾訓(xùn)練器噪聲干擾源的設(shè)計(jì)[J].自動(dòng)化儀表，2010,633-634.