干擾時(shí)序控制模塊中射頻濾波器的改進(jìn)

劉 禹

（船舶重工集團(tuán)公司723所，揚(yáng)州 225001）

0 引 言

干擾時(shí)序控制模塊是引導(dǎo)式雷達(dá)有源干擾設(shè)備的重要組成之一，能提供各種與目標(biāo)雷達(dá)脈沖同步的干擾時(shí)間窗口，從而使雷達(dá)有源干擾設(shè)備可在時(shí)域上對(duì)多批威脅目標(biāo)進(jìn)行有限干擾資源的合理分配，實(shí)現(xiàn)對(duì)多批不同射頻、不同方位和不同類型的威脅目標(biāo)同時(shí)進(jìn)行有效的干擾。干擾時(shí)序控制模塊一般由多參數(shù)數(shù)字濾波器和重頻跟蹤器組成。首先多參數(shù)數(shù)字濾除器根據(jù)電子偵察設(shè)備對(duì)雷達(dá)信號(hào)的分選結(jié)果對(duì)來自接收機(jī)的密集雷達(dá)脈沖流進(jìn)行方位、頻率、脈寬、脈幅等多參數(shù)濾波，將欲跟蹤的雷達(dá)脈沖分離出來。然后重頻跟蹤器利用可變計(jì)時(shí)器進(jìn)行時(shí)域相關(guān)處理，形成各種預(yù)到達(dá)波門輸出［1］。

1 存在的不足

在多參數(shù)數(shù)字濾波器中，射頻濾波器是最重要的濾波器。在頻率、方位、脈寬、脈幅等測(cè)量值中，接收機(jī)測(cè)得的頻率值比較穩(wěn)定、可靠，較能反映雷達(dá)輻射信號(hào)的特征。所以干擾時(shí)序控制模塊通常單獨(dú)使用射頻濾波器或加上其它濾波器對(duì)雷達(dá)脈沖進(jìn)行濾波分離。過去的射頻濾波器由1組上、下限比較器構(gòu)成，下限比較器裝訂的參考值是雷達(dá)信號(hào)射頻帶寬的最小值，上限比較器裝訂的是最大值。雷達(dá)脈沖流經(jīng)過射頻濾波器時(shí)，射頻參數(shù)在上、下限之間的通過，其余濾除。經(jīng)過濾除、稀釋后的雷達(dá)脈沖信號(hào)送入重頻跟蹤器進(jìn)行時(shí)域跟蹤。

圖1 上下限比較射頻濾波器工作原理圖

當(dāng)雷達(dá)信號(hào)射頻帶寬較大時(shí)（如捷變頻雷達(dá)），射頻濾波器的裝訂上、下限間距也相應(yīng)增大，如果在某些情況又不能結(jié)合其它濾波器進(jìn)行濾波，會(huì)使送入重頻跟蹤器的雷達(dá)脈沖混雜其它頻段接近的非目標(biāo)雷達(dá)信號(hào)，導(dǎo)致重頻跟蹤器受到干擾，輸出的預(yù)到達(dá)波門時(shí)域上偏離目標(biāo)，影響了干擾效果。

另外，在跟蹤過程中，若雷達(dá)的方位、頻率發(fā)生變化，則干擾時(shí)序控制模塊根據(jù)電子偵察設(shè)備的分選結(jié)果進(jìn)行濾波參數(shù)更新。由于電子偵察設(shè)備對(duì)雷達(dá)輻射源的參數(shù)更新是通過積累一定數(shù)量雷達(dá)脈沖后通過分選算法獲得的，因此，一般參數(shù)更新滯后于雷達(dá)輻射源的實(shí)際變化，導(dǎo)致干擾時(shí)序控制模塊不能穩(wěn)定跟蹤目標(biāo)，影響了干擾效果。

所以，干擾時(shí)序控制模塊的射頻濾波器需提高精細(xì)化濾波能力，實(shí)現(xiàn)射頻濾波參數(shù)自動(dòng)修正功能。

2 改進(jìn)的方法

隨著電子工業(yè)技術(shù)的快速發(fā)展，現(xiàn)場(chǎng)可編程門陣列（FPGA）在信號(hào)處理領(lǐng)域的應(yīng)用越來越廣泛。利用FPGA內(nèi)的塊隨機(jī)存儲(chǔ)器（BLOCK RAM）資源構(gòu)造一個(gè)簡(jiǎn)單雙口隨機(jī)存儲(chǔ)器（DPRAM）替代原來的上下限比較器，可以提高濾波器精細(xì)化濾波的能力［2］。以處理1組14位二進(jìn)制數(shù)的射頻（RF）碼為例。如果RF的最小量化單位為1 MHz，每個(gè)RF轉(zhuǎn)換為十進(jìn)制的數(shù)值即為該雷達(dá)脈沖的射頻值，可假設(shè)該雷達(dá)有8 000 MHz和8 100 MHz 2個(gè)工作射頻。設(shè)計(jì)1個(gè)存儲(chǔ)位寬為1位，存儲(chǔ)深度為16 384（214）的DPRAM，端口A為RF濾波參數(shù)裝訂口，其中ADDRA［13∶0］為端口A的14位地址總線，DINA為1位數(shù)據(jù)總線，WEA為寫使能信號(hào)，CLKA為寫時(shí)鐘。RF濾波參數(shù)裝訂時(shí)，要濾波通過的RF碼，以該數(shù)值為地址，向DPRAM寫入數(shù)據(jù)“1”；要濾除的RF碼，以該數(shù)值為地址，向DPRAM數(shù)據(jù)位寫入數(shù)據(jù)“0”。

本例中，以8 000和8 100為地址值，寫入“1”，其余0～16 383內(nèi)的地址值上都寫入“0”。端口B為RF比較和結(jié)果輸出口。其中ADDRB［13：0］為端口B的14位地址總線，ENB為讀使能信號(hào)，CLKB為讀時(shí)鐘，DOUTB為讀數(shù)據(jù)輸出。RF比較時(shí)，以接收機(jī)輸出的RF碼為地址，RF＿READY信號(hào)為讀使能，不斷讀取DPRAM相應(yīng)地址的數(shù)據(jù)。本例中，若RF碼是8 000或8 100，且對(duì)應(yīng)的RF＿READY有效，則DOUTB輸出值為“1”，表明該RF碼與裝訂值一致，該雷達(dá)脈沖可通過射頻濾波。若RF碼不是上述兩值，DOUTB輸出值為“0”，表明該RF碼與裝訂值不一致，該雷達(dá)脈沖被濾除。

圖2 DPRAM射頻濾波器工作原理圖

DPRAM射頻濾波器和上下限比較射頻濾波器相比，具有參數(shù)裝訂靈活，頻點(diǎn)個(gè)數(shù)無(wú)限制，可進(jìn)行精細(xì)比較等優(yōu)點(diǎn)；但是由于采用了同步時(shí)序電路，處理延時(shí)要比采用異步組合電路的上下限比較射頻濾波器大。

對(duì)于干擾時(shí)序控制模塊而言，濾波輸出延時(shí)增加會(huì)導(dǎo)致重頻跟蹤器部分波門（如瞄頻波門）輸出延時(shí)增加，影響對(duì)窄脈沖的瞄頻精度，進(jìn)而影響雷達(dá)有源干擾設(shè)備干擾效果。所以必須對(duì)2種射頻濾波器處理延時(shí)進(jìn)行量化分析，以確定DPRAM射頻濾波器是否實(shí)用。現(xiàn)以XILINX公司的SPARTAN－6系列FPGA XC6SLX150T－FGG9003I為例，通過時(shí)序仿真，計(jì)算DPRAM射頻濾波器的處理延時(shí)［3］。FPGA開發(fā)軟件為ISE 12.4，仿真軟件為 Model－Sim SE PLUS 6.5。首先在開發(fā)軟件中用VHDL語(yǔ)言編寫1個(gè)包含上下限比較射頻濾波器和DPRAM射頻濾波器的驗(yàn)證工程。DPRAM射頻濾波器的設(shè)計(jì)通過Block Memory Generator工具生成1個(gè)位寬1位、深度為16 384的DPRAM并加入工程。為驗(yàn)證工程還須編寫測(cè)試激勵(lì)程序，模擬對(duì)濾波器的參數(shù)裝訂過程以及雷達(dá)脈沖的射頻數(shù)據(jù)流。從最接近實(shí)際情況考慮，選擇布線后時(shí)序仿真對(duì)2種濾波器的性能和延時(shí)情況進(jìn)行比較。圖3～5為仿真情況，其中rf＿pass0是上下限比較射頻濾波器的輸出信號(hào)，rf＿pass1是DPRAM射頻濾波器的輸出信號(hào)。

仿真時(shí)，通過多次調(diào)整測(cè)試激勵(lì)程序中輸入信號(hào)和DPRAM的讀時(shí)鐘頻率，可以得出2個(gè)結(jié)果：（1）上下限比較射頻濾波器的輸出延時(shí)不隨輸入信號(hào)的變化而變化，始終約為8.34 ns。這是因?yàn)樯舷孪薇容^射頻濾波器由異步組合電路構(gòu)成，布局布線固化后，延時(shí)和時(shí)鐘無(wú)關(guān)。（2）DPRAM射頻濾波器的輸出延時(shí)隨輸入信號(hào)的和讀時(shí)鐘頻率的變化而變化（測(cè)試數(shù)據(jù)見表1），但總的變化范圍不大。這是因?yàn)镈PRAM射頻濾波器由同步邏輯電路構(gòu)成，布局布線固化后，延時(shí)和邏輯延時(shí)、互連延時(shí)、管腳延時(shí)等相關(guān)。時(shí)鐘頻率的變化只是其中的一部分，所以提高讀時(shí)鐘頻率并不能明顯降低系統(tǒng)延時(shí)。將2種濾波器相比較，DPRAM射頻濾波器處理延時(shí)較大，但通過提高時(shí)鐘頻率的方法，可以將增加的最大延時(shí)控制在8.5 ns。改進(jìn)后的干擾時(shí)序控制器波門輸出延時(shí)增加有限，對(duì)如瞄頻精度等設(shè)備性能影響很小。所以，DPRAM射頻濾波器在參數(shù)設(shè)置的靈活性和準(zhǔn)確性上有很大提高，能夠?qū)崿F(xiàn)精細(xì)化濾波的功能，可以取代下限比較射頻濾波器。

圖3 兩種射頻濾波器時(shí)序仿真圖

圖4 上下限比較射頻濾波器輸出延時(shí)時(shí)序仿真圖

圖5 DPRAM射頻濾波器輸出延時(shí)時(shí)序仿真圖

表1 DPRAM射頻濾波器輸出延時(shí)測(cè)試值

3 進(jìn)一步改進(jìn)

在精細(xì)化濾波的基礎(chǔ)上，采用雙路并行DPRAM射頻濾波器，可以實(shí)現(xiàn)射頻濾波參數(shù)的跟蹤和自動(dòng)修正。干擾時(shí)序控制模塊工作時(shí)，先在射頻濾波器1中裝訂粗略的參數(shù)，或僅使用其它濾波器的輸出進(jìn)行重頻跟蹤。射頻濾波器2中不裝訂參數(shù)，其DPRAM存儲(chǔ)區(qū)清零。重頻跟蹤器只接收射頻濾波器1或其它濾波器輸出信號(hào)。此時(shí)，重頻跟蹤器由于濾波輸出信號(hào)的質(zhì)量不高，不能連續(xù)穩(wěn)定跟蹤。而在重頻跟蹤器能穩(wěn)定跟蹤的時(shí)段內(nèi)，將輸出波門反饋到射頻濾波器2中，作為DPRAM的寫入信號(hào)，以此時(shí)雷達(dá)脈沖流中RF碼數(shù)值為地址，向DPRAM寫入數(shù)據(jù)“1”。通過這種方法，不斷將跟蹤上的雷達(dá)脈沖的射頻參數(shù)裝訂到射頻濾波器2的DPRAM中。射頻濾波器2裝訂的頻點(diǎn)數(shù)量達(dá)到或超過射頻濾波器1的頻點(diǎn)數(shù)量后，重頻跟蹤器改為接收射頻濾波器2的輸出而不是射頻濾波器1的。重頻跟蹤器繼續(xù)自動(dòng)裝訂射頻濾波器2的參數(shù)，直到所有頻點(diǎn)都已經(jīng)寫入濾波器。射頻濾波器2的濾波參數(shù)是實(shí)時(shí)裝訂且不斷更新的，輸出的濾波信號(hào)更加完整準(zhǔn)確。這樣確保重頻跟蹤器穩(wěn)定跟蹤，提高了干擾效果，同時(shí)射頻濾波器2的參數(shù)可以輸出，由此可計(jì)算出頻率捷變雷達(dá)的中心頻率和捷變范圍，提高了雷達(dá)有源干擾的頻率干擾的準(zhǔn)確度。

圖6 雙路并行DPRAM射頻濾波器工作原理圖

4 結(jié)束語(yǔ)

改進(jìn)后DPRAM射頻濾波器目前已成功運(yùn)用到多個(gè)新研項(xiàng)目的干擾時(shí)序控制器中，工作穩(wěn)定，性能較原有設(shè)計(jì)有較大提高。隨著包括本文所述在內(nèi)的干擾時(shí)序控制器一系列改進(jìn)的應(yīng)用，干擾時(shí)序控制器輸出波門更加穩(wěn)定準(zhǔn)確，雷達(dá)有源干擾設(shè)備的干擾效能得到進(jìn)一步的提高。

［1］阿達(dá)米.電子戰(zhàn)原理與應(yīng)用［M］.北京：電子工業(yè)出版社，2011.

［2］黃智偉.FPGA系統(tǒng)設(shè)計(jì)與實(shí)踐［M］.北京：電子工業(yè)出版社，2005.

［3］孫航.Xilinx可編程邏輯器件的高級(jí)應(yīng)用與設(shè)計(jì)技巧［M］.北京：電子工業(yè)出版社，2004.