Xilinx投片首個(gè)ASIC級(jí)可編程架構(gòu)的行業(yè)首款20 nm器件

20 nm UltraScale器件相對(duì)競(jìng)爭(zhēng)產(chǎn)品

提前一年實(shí)現(xiàn)1.5～2倍的系統(tǒng)級(jí)性能和可編程系統(tǒng)集成度

北京2013年7月10日電/美通社/——All Programmable FPGA、SoC和3D IC的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx，Inc.(NASDAQ∶XLNX)）今天宣布，延續(xù)28 nm工藝一系列行業(yè)創(chuàng)新，在20 nm工藝節(jié)點(diǎn)再次推出兩大行業(yè)第一：投片半導(dǎo)體行業(yè)首款20 nm器件，也是可編程邏輯器件(PLD)行業(yè)首款20 nm All Programmable器件；發(fā)布行業(yè)第一個(gè)ASIC級(jí)可編程架構(gòu)UltraScaleTM。這些具有里程碑意義的行業(yè)第一發(fā)布，延續(xù)了賽靈思在28 nm領(lǐng)域投片首款器件以及在All Programmable SoC、All Programmable 3D IC和SoC增強(qiáng)型設(shè)計(jì)套件上所實(shí)現(xiàn)的一系列行業(yè)第一的優(yōu)勢(shì)。

賽靈思UltraScale架構(gòu)：行業(yè)第一個(gè)ASIC級(jí)可編程架構(gòu),可從20 nm平面晶體管結(jié)構(gòu)(planar)工藝向16 nm乃至FinFET晶體管技術(shù)擴(kuò)展，從單芯片（monolithic）到3D IC擴(kuò)展。它不僅能解決整體系統(tǒng)吞吐量擴(kuò)展限制的問題和時(shí)延問題，而且直接應(yīng)對(duì)先進(jìn)節(jié)點(diǎn)芯片性能方面的最大瓶頸問題——互連。

賽靈思公司可編程平臺(tái)產(chǎn)品部高級(jí)副總裁Victor Peng指出：“我們制定了業(yè)界最積極的20 nm投片計(jì)劃，我相信，和最接近的競(jìng)爭(zhēng)產(chǎn)品相比，賽靈思在高端器件上遠(yuǎn)遠(yuǎn)領(lǐng)先至少一年的時(shí)間，而在中端器件上則領(lǐng)先至少半年左右。當(dāng)你結(jié)合采用臺(tái)積(TSMC)技術(shù)和我們的UltraScale架構(gòu)，并通過(guò)我們的Vivado?設(shè)計(jì)套件進(jìn)行協(xié)同優(yōu)化，我們相信將比競(jìng)爭(zhēng)對(duì)手提前一年實(shí)現(xiàn)1.5～2倍的系統(tǒng)級(jí)性能和可編程系統(tǒng)集成——相當(dāng)于領(lǐng)先競(jìng)爭(zhēng)產(chǎn)品整整一代?！?/p>

(Xilinx公司供稿)