高國平,蔣 婷,韓兆芳,孫云華
(中國電子科技集團(tuán)公司第58研究所,江蘇 無錫,214035)
ESD(Electro-Static Discharge)對芯片設(shè)計者來說是一個主要的可靠性問題。眾所周知,客戶反饋的失效電路中,有相當(dāng)一部份和ESD損傷有關(guān)。為了防止電路的ESD損傷,芯片的I/O端口和電源-地之間都必須放入ESD保護(hù)電路。然而,加入的ESD保護(hù)電路可能會影響到電路的功能和參數(shù),或者I/O端口的電路(如緩沖器)也可能會降低ESD保護(hù)電路的能力。因此,ESD保護(hù)電路設(shè)計需要一種有效的方法來優(yōu)化ESD保護(hù)電路、I/O端口的電路以及芯片內(nèi)部的電路。
在靜電放電時,ESD保護(hù)器件如NMOS工作在非常規(guī)的狀態(tài),例如高電壓、大電流、高溫。MOS管工作在snapback模式,如GGNMOS(柵接地的NMOS)和GCNMOS(柵耦合的NMOS),廣泛用于CMOS工藝的ESD保護(hù)。橫向NPN晶體管寄生在NMOS管中(漏端=集電極,襯底=基極,源端=發(fā)射極),其中集電極-基極間的擊穿效應(yīng)是snapback特性的關(guān)鍵。
目前,ESD保護(hù)設(shè)計有四種方法:
(1)嘗試-優(yōu)化(trial and error)的方法仍在ESD設(shè)計方法中占著主要的地位,此方法的主要缺點是開發(fā)時間的不確定。
(2)開發(fā)新的SPICE 模型,此方法只能在特定的仿真器仿真,很難移植到商用的SPICE仿真器,如ADS、Eldo、HSPICE、Spectre。
(3)使用行為級語言Verilog-A或VHDL-A對ESD相關(guān)的參數(shù)建模,其優(yōu)點是適用于常用的商業(yè)仿真器,缺點是仿真速度慢,會遇到不收斂的問題。
(4)使用存在的先進(jìn)BJT模型建模,如VBIC、MEXTRAM、HICUM。其優(yōu)點是BJT模型被大多數(shù)SPICE仿真器支持,仿真速度快,易于收斂,缺點是需要提取的參數(shù)較多。
由于第四種方法的優(yōu)點比較突出,本文主要介紹這種方法,它的缺點是參數(shù)較多,可以通過使用專業(yè)的提模型參數(shù)軟件(如BSIMProPlus、ICCAP、MBP、UTMOS),來測量和提取參數(shù)。
已經(jīng)有許多詳盡的研究關(guān)于MOS管在標(biāo)準(zhǔn)工作狀態(tài)和靜電放電下的工作原理[1],不同柵偏置下的NMOS管的I-V特性如圖1所示,I-V曲線基本包括四個工作區(qū)。Region(1)和Region(2)分別是線性區(qū)和飽和區(qū),Region(1)和Region(2)的特性由NMOS管的特性決定,可以通過MOS管的SPICE模型中等式模擬。Region(3)是雪崩擊穿區(qū),受到MOS管和寄生NPN晶體管的共同影響。Region(4)是大電流區(qū),其特性主要由NPN晶體管決定。NMOS管工作在Region(1)和Region(2),是正常工作狀態(tài);當(dāng)它工作在ESD狀態(tài)下,進(jìn)入Region(3)和Region(4)。進(jìn)一步增加Vd,將進(jìn)入二次擊穿區(qū),圖1中沒有表示。
當(dāng)漏端電壓Vd從0V增加,漏端-襯底結(jié)是反偏的。一旦Vd進(jìn)入雪崩擊穿區(qū),耗盡層中的電場變得足夠高,通過碰撞電離,產(chǎn)生許多電子-空穴對。電子流到漏端成為漏端電流的一部分??昭ㄗ⑷氲揭r底,產(chǎn)生襯底電流Isub。當(dāng)Isub增加,在襯底電阻上的電壓降(Vbe)增加,最終源端-襯底結(jié)正偏,引起電子從源端發(fā)射到襯底。當(dāng)Vbe達(dá)到~0.5V,橫向的NPN管導(dǎo)通,電子電流到達(dá)漏端,進(jìn)一步增加了產(chǎn)生的電子-空穴對。由于不再需要高電場維持碰撞電離電流,漏端電壓下降,snapback發(fā)生了。襯底電阻上的電壓降的精度是非常關(guān)鍵的,因為它決定了snapback什么時候發(fā)生。
圖1 在不同柵偏置下NMOS管的I-V曲線
Snapback特性可以通過如圖2的子電路來模擬。它包含了一個NMOS管、一個寄生的NPN晶體管和一個襯底電阻。NMOS管使用BSIM3V3模型,NPN晶體管使用VBIC、Mextram、HICUM較先進(jìn)的BJT模型。BSIM3V3和VBIC等模型都被大多數(shù)商用的仿真器支持,算法也經(jīng)過優(yōu)化,因此仿真速度和收斂性問題也得到很好的解決。另外,BSIM3V3和VBIC等模型擁有復(fù)雜的電容模型,這使得圖2所示的宏模型,不僅可以用于準(zhǔn)靜態(tài)的仿真,而且可以用于瞬態(tài)的仿真。
商用生產(chǎn)線通常都提供MOS管的BSIM3V3模型,這使得提取模型參數(shù)的工作可以進(jìn)一步簡化。關(guān)于VBIC、Mextram模型用于ESD仿真,許多學(xué)者已經(jīng)做過詳盡地研究[2,3]。以下介紹三種先進(jìn)的BJT模型的特點,為ESD仿真的BJT模型的選用提供依據(jù)。
圖2 NMOS管ESD仿真的宏模型
在眾多的雙極型晶體管模型中,SGP(SPICE Gummel-Poon)模型在過去的幾十年里得到了廣泛的使用。然而,隨著工藝的不斷改進(jìn),SGP模型已經(jīng)不能準(zhǔn)確地模擬雙極型晶體管的特性。于是,出現(xiàn)了各種改進(jìn)的晶體管模型。這些改進(jìn)地晶體管模型包括VBIC(Vertical Bipolar Intercompany Model)模型、Mextram模型、HICUM(High Current bipolar compact transistor Model)模型。
SGP模型自發(fā)表至今,作為工業(yè)標(biāo)準(zhǔn)被廣泛使用。然而SGP模型并不是完美無缺的模型,Early效應(yīng)不準(zhǔn)確、無法模擬準(zhǔn)飽和效應(yīng)以及沒有襯底寄生晶體管模型等缺陷限制了它的應(yīng)用。為了彌補(bǔ)SGP模型的不足,1995年,IC制造廠以及CAD設(shè)計公司共同開發(fā)了VBIC模型, VBIC模型是完全開源的。VBIC模型以SGP模型為基礎(chǔ),并針對SGP模型的不足進(jìn)行了改進(jìn)。相對于SGP模型,VBIC模型主要做了以下幾方面的改進(jìn):改善了Early效應(yīng)、準(zhǔn)飽和效應(yīng)、襯底寄生晶體管、擊穿模型、自熱效應(yīng)。其中,對NMOS管ESD snapback特性仿真,最關(guān)鍵的是擊穿模型和自熱效應(yīng)。
圖3 VBIC模型的等效電路圖
相對于SGP模型,VBIC模型增加了BC結(jié)的雪崩擊穿模型,在文獻(xiàn)[4,5]中作者把VBIC模型和SGP模型分別應(yīng)用于SCR的等效電路模型,得出結(jié)論雪崩擊穿模型對于SCR的電流觸發(fā)模型具有更重要的意義。VBIC模型的B-C結(jié)雪崩擊穿電流可以表示為:
其中Ic是沒有發(fā)生雪崩擊穿的集電極電流,PC代表結(jié)的內(nèi)建電勢,MC結(jié)的緩變系數(shù),Vbci是BC結(jié)的電壓降,AVC1和AVC2是雪崩擊穿的系數(shù)。
VBIC模型的熱網(wǎng)絡(luò)單元包括一個熱敏電阻RTH以及一個電容CTH,加上一個電流源Ith,如圖3所示 。電流源能把BJT產(chǎn)生的熱能耦合進(jìn)熱網(wǎng)絡(luò)單元。通過模型參數(shù)與溫度的對應(yīng)關(guān)系,可以將溫度的變化與模型聯(lián)系起來,從而建立自熱模型。
當(dāng)面對不同發(fā)射區(qū)面積的NPN晶體管,VBIC模型很難做到歸一化,這無疑增加了模型參數(shù)提取的工作量。
Mextram模型是飛利浦公司為雙極晶體管所研發(fā)的模型,1985年,首先由Graaff 和 Kloosterman建立并發(fā)展起來。1994年,飛利浦公司開發(fā)了版本level503.1,目前最新版本是level504.7。2004年,Mextram模型被CMC選為標(biāo)準(zhǔn)模型。
圖4 Mextram 模型等效電路圖
Mextram模型采用ICCR理論,能有效模擬晶體管電學(xué)特性,能夠全面模擬晶體管二級效應(yīng)、Early效應(yīng)、大注入效應(yīng)等;建立了BC結(jié)擊穿模型;能夠有效地模擬基區(qū)自建場,異質(zhì)結(jié)晶體管基區(qū)梯度摻雜,通過增加了兩個參數(shù),從而建立了精確的HBT模型;通過對Kull模型和Jeong模型的改進(jìn),建立了準(zhǔn)確的準(zhǔn)飽和模型,該模型包含了Kirk效應(yīng)以及載流子速度飽和效應(yīng)的影響;通過對基區(qū)電阻以及渡越時間模型的改進(jìn),建立精確的fT模型;能模擬晶體管的各種寄生效應(yīng),擁有襯底模塊;Mextram模型能在一定程度上做等比例縮小的模型;有自熱模型。
其中對于snapback特性的仿真,Mextram除了擁有BC結(jié)擊穿模型和自熱模型外,還提供了發(fā)射區(qū)面積縮放的模型參數(shù),給不同發(fā)射區(qū)面積的NPN模型歸一化帶來了福音。
HICUM 的全稱是High Current Model,從名稱可以看出HICUM模型最初重點在于模擬大電流條件下晶體管特性。HICUM模型與SGP模型一樣也是基于ICCR理論的模型。HICUM模型與SGP模型的不同在于HICUM模型是直接應(yīng)用ICCR理論,而SGP模型在ICCR理論基礎(chǔ)上做了近似處理。隨著HBT的截止頻率以及最大振蕩頻率的提高,經(jīng)典的ICCR理論已經(jīng)無法準(zhǔn)確描述HBT的特性,Michael等人提出了GICCR理論,最新版的HICUM level 2.23采用了GICCR理論。
圖5 HICUM 模型等效電路圖
HICUM模型采用GICCR原理,通過渡越時間對電流積分求得本征電荷,能有效模擬晶體管在大電流下的特性;通過本征電荷建立基區(qū)電阻模型;建立渡越時間模型,其中包含了準(zhǔn)飽和效應(yīng)模型,在此基礎(chǔ)上建立了精確的fT模型;能夠全面模擬影響基區(qū)電阻變化的物理效應(yīng),包括Early效應(yīng)、Kirk效應(yīng)等;建立BC結(jié)以及BE結(jié)擊穿模型;能夠有效模擬應(yīng)用于高速電路的HBT;等效電路中的元件都與器件的幾何尺寸相關(guān),HICUM模型能做尺寸比例縮放;模擬晶體管的各種寄生效應(yīng);有自熱模型。
從以上HICUM新加入的特性——大電流特性、BC結(jié)擊穿模型、尺寸比例縮放、自熱模型,非常符合ESD條件下的大電流、高電壓 、高溫下的NPN工作,可以把HICUM模型看作ESD仿真用的NPN晶體管最有競爭力的模型。
GGNMOS管的snapback特性使用TLP(transmission line pulse,傳輸線脈沖)技術(shù)測試。ESD仿真(BJT模型使用VBIC模型)使用參照TLP設(shè)備的脈寬100ns,上升沿~10ns,進(jìn)行仿真,見圖6,TLP測試結(jié)果和仿真結(jié)果符合得很好[2]。
圖6 GGNMOS管TLP測試結(jié)果和仿真結(jié)果
本文提出了一個NMOS管在ESD工作下的宏模型。這個宏模型可以使用標(biāo)準(zhǔn)器件模型:MOS管模型BSIM3V3和BJT模型VBIC、Mextram、HICUM的其中一種。但從模型歸一化和大電流特性上看,BJT模型使用HICUM會更優(yōu)化。簡化的模型和使用專業(yè)的模型參數(shù)軟件提取,使得全芯片的ESD仿真變得容易實現(xiàn)。由于MOS管和BJT模型在算法上的優(yōu)化,仿真速度和收斂性也得到了很大的提高。如果要實現(xiàn)二次擊穿或熱擊穿的仿真,可以在這個宏模型里加入新的熱學(xué)電路。本文提出的宏模型不僅可以用于ESD的仿真,而且可以用于EOS的仿真。
[1]Ajith Amerasekera,Charvaka Duvvury.ESD in Silicon Intergrated Circuits[J].JOHN WILEY & SONS,LTD.
[2]Yuanzhong(PAUL)Zhou,Duane Connerney,Ronald Carroll,et al.Modeling MOS Snapback for Circuit-level ESD Simulation Using BSIM3 and VBIC Models[J].ISQED’05.
[3]Abhishek Ramanujan,Moncef Kadi,Jean Trémenbert,et al.Modeling IC Snapback Characteristics Under Electrostatic Discharge Stress[J].IEEE transactions on electromagnetic compatibility,2009,51(4).
[4]LUO Jiexin,CHEN Jing,WU qingqing,XIAO Deyuan,Wang Xi.Advanced Compact Models for BJT[J].Chinese Journal of Electron Devices,2010,33(3).
[5]Lou Lifang,Liou Juin,Dong Shurong,er al.Silicon Controlled Rectifier(SCR) Compact Modeling Based VBIC and Gummel-Poon Models[J].Solid-State Electron ics.2009,53:195-203.