基于FPGA的數(shù)字存儲示波器設計

蘇建加 廖聰裕 魯錦濤

中國地質(zhì)大學（武漢）機械與電子信息學院 430074

基于FPGA的數(shù)字存儲示波器設計

蘇建加 廖聰裕 魯錦濤

中國地質(zhì)大學（武漢）機械與電子信息學院 430074

本文設計一個數(shù)字存儲示波器，以FPGA芯片為核心，輔以430單片機和信號調(diào)理電路（電壓跟隨、三路放大、電平轉(zhuǎn)換、觸發(fā)電路等），采用實時采樣和等效采樣兩種方法，能夠?qū)崿F(xiàn)垂直靈敏度、掃描速度、采樣速率、觸發(fā)電平可調(diào)，被測信號的顯示波形應無明顯失真等各項功能。

FPGA；430單片機；等效采樣

1 引言

目前，示波器的采樣率、存儲深度不斷提高，但是高性能的儀器價格十分昂貴。本文基于FPGA設計，采用一般采樣率的MAX118，提出了一種新的等效采樣方法，實現(xiàn)對高頻信號的測量。同時儀器價格低廉，功能齊全，擁有較大得研究潛力和應用前景。

2 系統(tǒng)組成

本設計的系統(tǒng)分為信號調(diào)理電路和FPGA控制電路,信號調(diào)理電路的作用主要是對不同幅值、不同波形的輸入信號進行調(diào)理，并通過AD采樣輸入FPGA中進行處理。FPGA一路產(chǎn)生需要顯示的信號，另一路產(chǎn)生與顯示信號同步的鋸齒波信號，將兩路信號輸入顯示屏時，就可以顯示出波形。

3 數(shù)字示波器的硬件設計

本文設計的數(shù)字示波器輸入阻抗為1MΩ，顯示屏的刻度為8 div×10div，垂直分辨率為8bits，垂直靈敏度含1V/div、0.1V/div、2mV/div三檔，即要求信號電壓峰峰值為2mV～8V，于是設計了0.625倍衰減、6.25倍放大、312.5倍三路放大，使輸入信號輸出幅度范圍在0V～2.5V，再經(jīng)電壓抬升電路，使電壓幅度為0V～5V，滿足AD轉(zhuǎn)換器的輸入電壓范圍。這樣，每路放大輸入電壓峰峰值范圍分別為：0.4V～8V、8mV～0.4V、2mV～8mV。

3.1 跟隨電路設計

本設計阻抗匹配電壓跟隨電路采用LM318，其內(nèi)部輸入阻抗有3Ω，選用1.5Ω電阻來匹配阻抗，其等效阻抗為1Ω。跟隨效果十分理想，頻率可以達到10MHz以上不出現(xiàn)衰減。在整個通頻帶內(nèi)平坦。

3.2 三路放大電路設計

在0.625倍的電壓衰減電路中，本設計選用電阻分壓實現(xiàn)，簡單經(jīng)濟。但是，在高頻段，峰峰值會有很大衰減，這是因為電路中的分布電容在起作用，使電阻上的電壓衰減，可以通過在電阻上并聯(lián)電容進行電壓補償解決。6.25倍放大電路選用了OPA699芯片。在放大電路輸入端并聯(lián)了兩個1N5822，組成電壓鉗位電路。1N5822最大正向電壓為0.5V，可避免在人為誤操作下使輸入電壓過大，燒壞芯片。而電容C2可消除自激振蕩，在R1兩端并聯(lián)C1可以解決高頻的衰減。312.5倍三路放大電路中采用了OPA2652兩級放大，OPA2652具有高寬帶增益積、高擺率、低噪聲等優(yōu)點。其700MHz帶寬增益積，典型1.5mV失調(diào)，能夠很好的達到要求。通過兩級放大，可以避免高頻信號的衰減。

3.3 觸發(fā)電路

4 數(shù)字示波器軟件設計

4.1 FPGA軟件設計

等效采樣設計

本文采用順序采樣，產(chǎn)生精確的步進延遲電路是設計的關鍵。一般采用的是先測頻然后根據(jù)頻率得出周期T，最后再延遲。這種方法比較復雜。本文提出了一種新的方案：直接將觸發(fā)電路的波形與標準時鐘進行疊加，跳過了測頻這一環(huán)節(jié)，節(jié)省了邏輯資源。思路分析如下：利用一個寄存器變量對觸發(fā)電路的上升沿進行計數(shù)，而在下降沿時對標準高頻時鐘信號進行計數(shù)，當計數(shù)值等于對上升沿的計數(shù)值時就對一個新的信號進行翻轉(zhuǎn)。這種做法會導致一個問題產(chǎn)生的信號并不是步進延遲電路，因為翻轉(zhuǎn)只在下降沿進行，這會導致產(chǎn)生的信號的延遲包含于上升沿和下降沿中，這并不是需要的。解決的辦法是每次在上升沿的時候也進行翻轉(zhuǎn)，這就能夠使得信號的延遲只含于下降沿中了。

4.2 FIFO的設計

FIFO結(jié)構(gòu)模塊如下：

主要由滿標志、空標志、讀時鐘、寫時鐘、讀指針與寫指針控制對存儲器的讀寫。當存儲器為空時禁止讀數(shù)據(jù)，當存儲器為滿時禁止寫入。在讀時鐘時進行讀操作，讀指針加1。在寫時鐘時進行寫操作，寫指針加1。

5 結(jié)語

本設計是基于FPGA和430單片機的簡易數(shù)字存儲示波器。設計制作完成后，測試表明示波器可以較好的實現(xiàn)顯示屏的刻度為8 div×10div，垂直分辨率為8bits，水平顯示分辨率≥20點/div，垂直靈敏度要求含1V/div、0.1V/div、2mV/div三檔，電壓測量誤差≤5%，實時采樣速率≤1MSa/s，等效采樣速率≥200MSa/s，掃描速度要求含 20ms/div、2μs/div、100 ns/div三檔，觸發(fā)電平可調(diào)，被測信號的顯示波形無明顯失真等功能。

系統(tǒng)可以將采集到的數(shù)據(jù)通過軟件程序控制轉(zhuǎn)換成相應的波形顯示出來，顯示的波形和輸入信號的波形基本一致，能夠?qū)崿F(xiàn)數(shù)據(jù)采集、緩存、傳輸及波形顯示等便攜式采集系統(tǒng)的基本功能，具有非常廣闊的應用前景。

[1]（日）松井邦彥,OP放大器應用技巧100例[M],北京：科學出版社,2006

[2]Bruce Carter主編，運算放大器權威指南[M]，北京：人民郵電出版社，2009

[3]張國雄，測控電路[M]，天津：機械工業(yè)出版社，2010

[4]李白，舒鵬飛，楊靜竹，孟斌，簡易數(shù)字儲存示波器研究[J]，現(xiàn)代商貿(mào)工業(yè) 2009 年（12）

蘇建加，男，福建省龍巖市永定縣人，研究方向：通信工程。）