基于DSP的小型化高精度頻標比對系統(tǒng)研制

唐升，劉婭，李孝輝

?

基于DSP的小型化高精度頻標比對系統(tǒng)研制

唐升1,2,3,4，劉婭1,2，李孝輝1,2

（1. 中國科學院國家授時中心，西安 710600；2. 中國科學院時間頻率基準重點實驗室，西安 710600；3. 西北大學 信息科學與技術(shù)學院，西安 710127；4. 中國科學院研究生院，北京 100039）

針對傳統(tǒng)雙混頻時差法測頻的局限性，提出了一種差拍數(shù)字化精密頻率測量方法，基于正弦差拍技術(shù)、同步采樣技術(shù)和數(shù)字信號處理技術(shù)設計實現(xiàn)了一種新型頻標比對系統(tǒng)，可實現(xiàn)對5 MHz、10 MHz等頻標信號的比對測量。實驗結(jié)果證明，測量10 MHz頻標信號時系統(tǒng)本底噪聲約為1×10-12/s。系統(tǒng)擁有測量精度高，體積小以及成本低的特點，在時頻測量領(lǐng)域具有良好的推廣和應用價值。

頻標比對；正弦差拍；數(shù)字精密測頻；本底噪聲；數(shù)字信號處理

0 引言

頻標比對是指測量兩個頻率標準的相對頻率偏差或相位偏差，然后對測量數(shù)據(jù)進行處理分析，進而獲得頻率標準的準確度、穩(wěn)定度等計量指標。頻率標準一般是具有特定頻率標稱值的標準頻率源，常用的頻率標準的標稱值一般有5 MHz、10 MHz等。為滿足航空航天、衛(wèi)星導航、通信、電力等高科技領(lǐng)域的技術(shù)需求，目前原子頻標、高穩(wěn)晶振、頻率合成器等頻率標準的準確度、穩(wěn)定度等性能指標都有了很大提高，因此針對頻標比對測量方法的研究及設備研制也愈顯重要。

現(xiàn)有商品化頻標比對儀器常采用的測量方法有頻差倍增法、差拍法和雙混頻時差法等，特別是雙混頻時差法，具有方法簡單、測量分辨率高等諸多優(yōu)點，故應用最為廣泛[1-3]。目前美國噴氣推進實驗室（JPL）的多通道頻標穩(wěn)定度分析儀（FSSA）、德國TimeTech 公司的比相儀（PCO）等高精度的頻標測量設備都采用了該測量方法。此類儀器具有良好的測量性能，但是大多體積龐大，設計復雜，而且價格昂貴。

本文提出了一種基于DSP（digital signal processor）的小型化頻標比對系統(tǒng)設計方案。該系統(tǒng)延用了經(jīng)典的雙混頻時差測量技術(shù)，但對兩個差拍信號測量時舍棄了傳統(tǒng)的計數(shù)器計數(shù)測量方式，引入雙通道數(shù)據(jù)同步采樣技術(shù)和數(shù)字化測頻方法，有效克服了傳統(tǒng)頻標比對儀器所廣泛存在的計數(shù)器誤差，實現(xiàn)對頻標信號的高精度測量。

1 系統(tǒng)工作原理

圖1 傳統(tǒng)的雙混頻頻標比對方法

傳統(tǒng)的雙混頻時差法頻標比對通常將混頻后的差拍信號放大整形成方波信號，并以此作為計數(shù)器的開、關(guān)門控制信號，通過計數(shù)器計數(shù)的方式實現(xiàn)兩信號的時差或頻率測量。通過計數(shù)器進行時差測量時不可避免地存在著±1個字的計數(shù)誤差、觸發(fā)誤差等計數(shù)器誤差。

本文提出差拍數(shù)字化精密測頻方法，使用正弦差拍器差拍出正弦波信號，用同步采樣技術(shù)和數(shù)字化測頻方法來替換傳統(tǒng)的計數(shù)器計數(shù)測量模式，克服了計數(shù)器誤差。系統(tǒng)組成結(jié)構(gòu)如圖2所示，主要包括正弦差拍模塊、數(shù)據(jù)同步采集模塊和數(shù)字信號處理模塊3部分。

圖2 小型化頻標比對系統(tǒng)結(jié)構(gòu)

2 關(guān)鍵技術(shù)

2.1 正弦差拍技術(shù)

2.2 雙通道數(shù)據(jù)同步采樣技術(shù)

當對應兩個差拍通道的兩個A/D轉(zhuǎn)換器的采樣時序得到嚴格的同步控制，上述誤差即可避免，并且公共振蕩器相位噪聲對測量過程產(chǎn)生的影響也會因為嚴格的同步數(shù)據(jù)采集而在后續(xù)的數(shù)字化測頻中被抵消，提高了測量精度。此外，在同步采樣的前提下系統(tǒng)固有通道時延可以在后續(xù)數(shù)字信號處理過程中扣除，便于調(diào)整系統(tǒng)通道的對稱性。

為滿足對雙路正弦差拍信號采集的同步性要求，系統(tǒng)中選用的AD芯片是TI公司的ADS8364。ADS8364是高速、低功耗、六通道同步采樣16位模數(shù)轉(zhuǎn)換器，采用+5 V工作電壓，擁有6個80 dB 共模抑制的全差分輸入通道，共分為3組（A，B和C） ，每個輸入端都有一個ADCs保持信號用以保證幾個通道同時進行采樣和轉(zhuǎn)換，其取樣保持模塊最大吞吐率為250kHz[4]。為滿足ADS8364的全差分輸入要求，數(shù)據(jù)同步采集模塊的前端設計相應的信號調(diào)理電路。同時，選用TI公司的MSP430F149處理器來完成ADS8364的采樣控制信號產(chǎn)生以及采樣數(shù)據(jù)的緩存。

圖3 差拍信號的同步采樣與非同步采樣

2.3 數(shù)字化測頻技術(shù)

2.3.1 相位差測量

數(shù)字相位差測量是將混頻后的雙路正弦差拍信號經(jīng)同步采樣后送入數(shù)字信號處理器進行運算處理，區(qū)別于傳統(tǒng)的計數(shù)器方式測量，是一種以數(shù)字信號處理為核心的軟件法測量技術(shù)。相關(guān)法測量相位差具體通過求得兩信號的互相關(guān)函數(shù)值以及兩信號的幅度值來完成。

假設混頻器輸出的兩個差拍信號分別為：

2.3.2 頻率差測量

3 系統(tǒng)軟硬件設計

3.1 系統(tǒng)硬件

系統(tǒng)硬件結(jié)構(gòu)如圖4所示。系統(tǒng)硬件設計綜合考慮性能、體積以及成本，采用德州儀器公司的DSP芯片TMS320C6713B作為核心處理器對采樣數(shù)據(jù)進行分析和處理，完成相位差、頻率差的計算及串口輸出[5]。TMS320C6713B外擴閃存（FLASH）作為其程序存儲器，外擴同步動態(tài)隨機存儲器（SDRAM）作為其數(shù)據(jù)內(nèi)存。為了協(xié)調(diào)系統(tǒng)數(shù)據(jù)采集、傳輸、處理以及輸出多任務同時進行，采用一片微控制器（MSP430F149）作為協(xié)處理器來完成對ADS8364的采樣控制、采樣數(shù)據(jù)緩存、按鍵管理等控制任務[6]，而DSP專心于完成運算量比較大的相位差、頻率差求解算法。

圖4 系統(tǒng)硬件結(jié)構(gòu)

TMS320C6713B與MSP430F149數(shù)據(jù)通信實現(xiàn)方案有多種，如串行通訊方式、USB通信方式、用芯片實現(xiàn)的并行通信方式、雙口隨機存儲器方式等。但是這幾種數(shù)據(jù)交換方式，通常都要占用DSP硬件資源，同時軟件開銷也非常大。本系統(tǒng)中TMS320C6713B與MSP430F149之間的數(shù)據(jù)通道采用主機接口（HPI）實現(xiàn)[7]。主機口HPI是一個16 bit寬度的并行端口，系統(tǒng)設計中MSP430F149掌管該接口的主控權(quán)。HPI接口方式用于TMS320C6713B與MSP430F149之間的通信，基本屬于內(nèi)總線數(shù)據(jù)交換方式，完全沒有硬件和軟件開銷，由DSP硬件協(xié)調(diào)沖突，從而不會打斷DSP正常程序的運行。在HPI通信方式下，DSP片內(nèi)存儲器和存儲器映射的外圍設備對外界完全透明，MSP430149把采集到的數(shù)據(jù)通過HPI直接存入DSP的外擴SDRAM中，以便DSP對數(shù)據(jù)進行運算處理，并且在數(shù)據(jù)傳遞時不影響DSP的其他工作任務，這是滿足系統(tǒng)實時性的重要保證。系統(tǒng)每秒輸出一次測量結(jié)果，其數(shù)據(jù)輸出接口為RS232標準串口，故系統(tǒng)采用一片電平轉(zhuǎn)換芯片（MAX232ESE）實現(xiàn)DSP輸出到標準串口的邏輯電平轉(zhuǎn)換。

3.2 系統(tǒng)軟件

MSP430F149控制ADS8364以特定的采樣率（如10 kHz）對雙路正弦差拍信號采樣，并通過HPI接口實時地把數(shù)據(jù)存儲到TMS320C6713B的外擴SDRAM中，每隔一段時間（如1 s）會觸發(fā)DSP的“DSPINT”中斷，DSP隨機進入中斷服務子程序完成取數(shù)、運算、輸出等相關(guān)工作任務，其程序流程如圖5所示。

圖5 DSP程序流程圖

4 系統(tǒng)測試

為測量系統(tǒng)的通道時延以及本底噪聲，搭建系統(tǒng)測試平臺如圖6所示。中國科學院國家授時中心鐘房輸出的10 MHz信號經(jīng)頻率分配放大器HPDA-15RM-B分成兩路分別輸入到頻標比對系統(tǒng)的通道1和通道2。

圖6 系統(tǒng)測試平臺

4.1 系統(tǒng)時延標定

第1次測量：信號連接方式如圖6所示，此時信號通道間的相對時延可表示為

第2次測量：交換頻標比對系統(tǒng)的兩路輸入，即原來連接通道1的HPDA-15RM-B輸出連接至通道2，連接通道2的HPDA-15RM-B輸出連接至通道1，此時信號通道間的相對時延可表示為

由式（11）和（12）可得頻標比對系統(tǒng)通道時延，即

根據(jù)上述方法測得本文設計的頻標比對系統(tǒng)通道時延為412.2353 ps。為使系統(tǒng)輸出真實反映被測對象，此時延在DSP解算相位差時已被扣除。

4.2 本底噪聲測量

經(jīng)測量驗證，本文設計的頻標比對系統(tǒng)本底噪聲接近1×10-12/s，如圖7所示。此測試結(jié)果受限于頻率源的穩(wěn)定性、頻率分配放大器的穩(wěn)定性、電源穩(wěn)定性、線纜接插件的質(zhì)量以及實驗室各種電磁干擾，改善上述測量條件時測量結(jié)果將進一步提高。

圖7 系統(tǒng)本底噪聲性能

5 結(jié)論

本文采用正弦差拍技術(shù)、同步采樣技術(shù)和數(shù)字信號處理技術(shù)研制的頻標比對系統(tǒng)能夠自動實時測量頻標信號的相位差和頻率差，可以應用于對各種原子頻標及石英晶體頻標的長、短期頻率特性指標的測量和檢定。系統(tǒng)具有測量精度高、體積小以及成本低的優(yōu)點，在時頻測量領(lǐng)域具有一定的應用和推廣價值。

[1] 張愛敏, 高小珣, 寧大愚, 等. 多通道雙混頻時差測量系統(tǒng)的實現(xiàn)[J]. 計量學報, 2009, 30(6): 563-566.

[2] 劉婭, 李孝輝, 王玉蘭. 一種基于數(shù)字技術(shù)的多通道頻率測量系統(tǒng)[J]. 儀器儀表學報, 2009, 30(9): 1964-1968.

[3] WEISS M, SHOME P, BEARD R. On-board GPS clock monitoring for signal integrity [C]// 42nd Annual Precise Time and Time Interval(PTTI) Meeting, 2010: 465-479.

[4] Texas Instruments. Analog-to-Digital Converters ADS8364(Literature Number: SBAS219C) [Z]. USA: Texas Instruments, 2006.

[5] Texas Instruments. TMS320C6713B Floating-piont Digital Signal Processor(Literature Number: SPRS294B)[Z]. USA: Texas Instruments, 2006.

[6] Texas Instruments. MSP430x14x Mixed Signal Microcontroller(Literature Number: SLAS272F) [Z]. USA: Texas Instruments, 2004.

[7] Texas Instruments. TMS320C6000 DSP Host Port Interface Reference Guide(Literature Number: SPRU578C)[Z]. USA: Texas Instruments, 2006.

Development of small-sized high-precision frequency standard comparison system based on DSP

TANG Sheng1,2,3,4, LIU Ya1,2, LI Xiao-hui1,2

(1.National Time Service Center, Chinese Academy of Sciences, Xi′an 710600, China;2. Key Laboratory of Time and Frequency Primary Standard, National Time Service Center,Chinese A cademy of Sciences, Xi′an 710600, China;3. School of Information and Technology, Northwest University, Xi′an 710127, China;4. Graduate University of Chinese Academy of Sciences, Beijing 100039, China)

On the basis of analysis of the limitation of the traditional dual mixer time difference method, a digital method to achieve high precision of frequency standards measurement is proposed, and a new frequency standards comparison system towards such frequency standards as 5MHz and 10MHz is presented in this paper. The system is designed by adopting some new and original technologies, such as sinusoidal beat technology, synchronous sampling technology and digital signal processing technology. The experiment results verify that the noise floor of the system is about 1×10-12/s for 10 MHz frequency standard. Since the system has the characters of high precision, small volume and low cost, it is of great value of application and dissemination in the field of time/frequency measurement.

frequency standard comparison; sinusoidal beat; digital frequency measurement; noise floor; digital signal processing

TM935.1

A

1674-0637(2012)04-0205-07

2012-02-02

國家自然科學基金重點資助項目（11033004）；國家自然科學基金資助項目（61001076）

唐升，男，博士研究生，主要從事時間頻率測量與控制方法研究。